米6体育平台手机版

ZHCUBY0B May 2020 – June 2024 DLP2021-Q1 , DLP3021-Q1

2.5 FPGA 专用引脚

以下引脚是 Spartan 7 FPGA 上的硬件专用引脚。有关主要指南，请参阅 Xilinx 文档。表 2-5 中的说明是针对应用特定注意事项的建议。

表 2-5 FPGA 专用引脚说明

引脚		I/O	说明
名称	编号	I/O	说明
PUDC	B10	I	配置期间的上拉电阻器直接（或通过 1kΩ 或更小的电阻器）连接到 GND。这将在配置期间启用引脚上拉电阻器。
PROGRAMZ	N8	I	异步复位至配置逻辑（低电平有效）
INITZ	N7	B（开漏）	指示配置存储器的初始化（低电平有效）
DONE	M9	B	指示配置成功完成（高电平有效）
CFGBVS_0	N9	I	接地
DXN_0	J7	不适用	FPGA 的温度感测二极管引脚。不使用时接地。
DXP_0	J8	不适用	FPGA 的温度感测二极管引脚。不使用时接地。
M0_0	L10	I	配置模式选择连接至 1.8V。
M1_0	L8	I	配置模式选择接地。
M2_0	L9	I	配置模式选择接地。
HSTL VREF	C4、L3	REF	HSTL 1.8V 输入的电压基准
TDO⁽¹⁾	M6	I	JTAG 数据输出
TDI⁽¹⁾	M7	I	JTAG 数据输入
TCK⁽¹⁾	A8	O	JTAG 时钟
TMS⁽¹⁾	L7	I	JTAG 模式选择

(1) 此引脚不适用于 DLP2021-Q1。