FPGA 能够从外部闪存存储器读取视频数据并将其显示在 DMD 上。视频数据在存储到闪存存储器中之前，必须使用 DLP Composer 工具进行转换和压缩。生成闪存二进制文件时，DLP Composer 将指定存储器内视频内容的地址位置。

两组寄存器用于两种视频配置。如果需要，这可实现两个视频之间的无缝切换。也可以无缝显示两个以上的视频，但需要主机控制器在播放期间进行干预。可以在播放一种配置的同时修改另一种配置。当视频配置开始播放时，配置会锁存。中断信号可用于在一种配置完成时通知主机控制器，以便在下一种配置播放时将这一种配置的值修改为所需的另一个视频。

在运行期间，以下寄存器可用于配置 FPGA，以显示闪存存储器中的视频内容：

• 视频帧速率
• 视频起始地址 1
• 视频配置 1
• 视频起始地址 2
• 视频配置 2
• 视频控制器
• 视频状态

显示视频的步骤如下：

• 写入视频帧速率 – 设置帧速率以匹配 DMD 序列。
• 写入起始地址 X – 设置所需视频在闪存中的起始地址。
• 写入配置 X – 设置视频中的帧数和循环视频的次数。
• （可选）写入起始地址 Y – 设置第二个所需视频在闪存中的起始地址。
• （可选）写入配置 Y – 设置下一个视频中的帧数和循环视频的次数。
• 写入视频控制 – 选择播放选项，然后播放视频。