ZHCUC02 May   2024 LMX1860-SEP

 

  1.   1
  2.   说明
  3.   特性
  4.   应用
  5.   5
  6. 1评估模块概述
    1. 1.1 引言
    2. 1.2 套件内容
    3. 1.3 规格
    4. 1.4 器件信息
  7. 2硬件
    1. 2.1 设置
      1. 2.1.1  评估设置要求
      2. 2.1.2  连接图
      3. 2.1.3  如何实现完全 SPI 控制
      4. 2.1.4  电源要求
      5. 2.1.5  引脚模式搭接
      6. 2.1.6  参考时钟
      7. 2.1.7  输出接头
      8. 2.1.8  接头信息
      9. 2.1.9  默认配置
      10. 2.1.10 如何生成 SYSREF
      11. 2.1.11 倍频器模式示例
      12. 2.1.12 分频器模式示例
      13. 2.1.13 混合模式:SPI 和引脚模式
  8. 3软件
    1. 3.1 软件安装
    2. 3.2 软件说明
    3. 3.3 USB2ANY 接口
  9. 4实现结果
    1. 4.1 缓冲器、分频器和倍频器模式
    2. 4.2 SYSREF 生成
    3. 4.3 SYSREF 延迟发生器
  10. 5硬件设计文件
    1. 5.1 原理图
    2. 5.2 PCB 布局
    3. 5.3 PCB 层堆叠
    4. 5.4 物料清单
  11. 6其他信息
    1. 6.1 疑难解答指南
      1. 6.1.1 一般指导
      2. 6.1.2 如果在 CLKOUT 上看不到输出
      3. 6.1.3 如果器件功能未激活
      4. 6.1.4 如果倍频器频率不准确
      5. 6.1.5 如果分频器频率不准确
      6. 6.1.6 如果未观察到 SYSREF
    2. 6.2 商标

SYSREF 延迟发生器

在发生器模式下,SYSREF 可按皮秒级步长延迟,以更接近地满足高频时钟输出的建立和保持要求。延迟分频器 SYSREF_DELAY_DIV 生成内插器频率 fINTERPOLATOR,通常在 400MHz 至 800MHz 范围内。该内插器频率进一步细分为 512 个延迟代码,在大部分 CLKIN 频率范围内允许大约 2.5ps 至 5ps 的延迟步长。

每个通道都有可输入的延迟代码。延迟代码算法记录在数据表中。为了简化延迟计算,GUI 提供了估计的相对延迟:输入相对延迟,GUI 会计算正确的步长值以尽可能实现所请求的延迟。或者,基于寄存器的延迟字段可以通过步进或编程来实现相同的结果。

LMX1860SEPEVM SYSREF 5 代码步长延迟图 4-6 SYSREF 5 代码步长延迟