图 4-10 显示了 PCB 的顶层，第 2 层用作位于顶层正下方的电源环路接地返回路径，以创建约 2mm² 的小面积开关电源环路。该环路面积以及寄生电感必须尽可能小，以尽量减少开关节点电压过冲和振铃（从而尽量改善整体 EMI 特性）。

图 4-10 PCB 顶层以及布局指南

如图 4-11 中所示，高频电源环路电流从 MOSFET Q3 和 Q4，再经过第 2 层上的电源接地平面，然后通过 0603 陶瓷电容器 C30 至 C33 流回至 VIN。垂直环路配置中沿相反流动的电流提供了场自相抵消效果，从而减少了寄生环路电感。图 4-12 中的侧视图展示了在多层 PCB 结构中构成自相抵消的薄型环路这一概念。图 4-11 中所示的第 2 层（GND 平面层）在 MOSFET 正下方提供了一个连接到 Q4 源极端子的紧密耦合电流返回路径。

靠近每个高侧 MOSFET 的漏极并联四个具有 0603 小型外壳尺寸的 10nF 输入电容器。小尺寸电容器的低 ESL 和高自谐振频率 (SRF) 可以带来出色的高频性能。这些电容器的负端子通过多个直径为 12mil (0.3mm) 的过孔连接到第 2 层（GND 平面），从而进一步减少寄生电感。

以下列表介绍了布局设计中的其他重要步骤。有关更多详细信息，请参阅 LM5137-Q1 适用于功能安全应用的汽车类 4V 至 80V、100% 占空比、双通道同步降压控制器系列 数据表。

• 使从功率 MOSFET 到电感器（对于每个通道）的 SW 连接具有尽可能小的铜面积，从而减少电容耦合和辐射 EMI。
• 将 IC 置于两相之间，相对靠近功率 MOSFET 栅极端子。将栅极驱动器引线布置得短而直，并保持 HO 和 SW 引线在一起，以最大限度地减小栅极环路寄生电感。
• 对于敏感模拟元件，在 IC 附近形成一个模拟接地平面。在 IC 的裸片连接焊盘 (DAP) 上的单点连接 AGND 平面和 PGND 电源接地平面。
• 将分流器与 IC 之间的电流检测引线作为差分对进行布线，并远离噪声源（例如开关节点和栅极驱动器引线）。增加连接到 BIAS1/VOUT1 引脚的引线的宽度，因为该引线承载 IC 的偏置电流。

图 4-11 功率级元件布局

注： 有关更多详细信息，请参阅通过优化的功率级布局免费提高大电流直流/直流稳压器性能 应用简报。

图 4-12 具有低 L1-L2 层内间隔的 PCB 堆叠原理图