图 3-2 MSPM0G3507 原理图

陶瓷去耦电容器 C3 (10µF) 和 C4 (1µF) 跨接在 VDD 和 VSS 引脚上，C1 (100nF) 和 C2 (0.47µF) 跨接在 VCORE 和 VSS 引脚上。在 VDD 和 3.3V 电源轨之间添加了一个铁氧体磁珠 FB1，以避免高频数字电流影响模拟信号链。

nRST 复位引脚通过 47kΩ 电阻器 R2 和 10nF 下拉电容器 C7 上拉至 VDD。SYSOSC 频率校正环路 (FCL) 电路在 ROSC 引脚和 VSS 之间安装了容差为 0.1% 的 100kΩ 外部电阻器 R5。

MSPM0G3507 接受外部基准，以进一步提高集成 ADC 的精度。此设计采用外部 3.3V 基准 REF3533，并将其连接到 MSPM0G3507 VREF+ 和 VREF- 引脚。在 VREF+ 和 VREF- 上跨接一个 100nF 去耦电容器 (C10)。