ZHCUCG8 November 2024 LMK3H0102
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 15 | 保留 | R | 0x0 | 保留 |
| 14:13 | REF_CTRL_PIN_FUNC | R/W | 0x1 | 设置 REF_CTRL 引脚的功能。该字段存储在 EFUSE 中。 0h：REF_CTRL 引脚被禁用，拉至 GND。 1h：REF_CTRL 引脚被禁用，三态。 2h：REF_CTRL 引脚用作附加 LVCMOS REF_CLK 输出。 3h：REF_CTRL 引脚用作“时钟就绪”信号。 |
| 12:11 | REF_CLK_DIV | R/W | 0x0 | 当 REF_CTRL 用作 REF_CLK 时，REF_CLK 输出分频器值。该字段存储在 EFUSE 中。 0h：禁用 REF_CLK。 1h：FOD/2。 2h：FOD/4。 3h：FOD/8。 |
| 10 | 保留 | R/W | 0x1 | 保留。请勿向该字段写入“1”以外的任何值。 |
| 9 | REF_CLK_FOD_SEL | R/W | 0x0 | 选择用于生成 REF_CLK 输出的 FOD。该字段存储在 EFUSE 中。 0h：FOD0。 1h：FOD1。 |
| 8 | OUT1_EN | R/W | 0x0 | OUT1 的输出启用位。该字段存储在 EFUSE 中。 0h：OUT1 禁用。 1h：OUT1 启用。 |
| 7 | OUT1_CH_SEL | R/W | 0x0 | 选择 OUT1 的源。该字段存储在 EFUSE 中。 0h：如果 CH0_EDGE_COMB_EN 为“0”，则 OUT1 源自通道分频器 0；如果 CH0_EDGE_COMB_EN 为“1”，则源自边缘组合器。 1h：如果 CH1_EDGE_COMB_EN 为“0”，则 OUT1 源自通道分频器 1；如果 CH1_EDGE_COMB_EN 为“1”，则源自边缘组合器。 |
| 6:5 | OUT1_SLEW_RATE | R/W | 0x0 | OUT1 的压摆率控制。该字段存储在 EFUSE 中。 仅适用于差分输出格式。 0h：2.3V/ns 和 3.5V/ns 之间。 1h：2.0V/ns 和 3.2V/ns 之间。 2h：1.7V/ns 和 2.8V/ns 之间。 3h：1.4V/ns 和 2.7V/ns 之间。 |
| 4:2 | OUT1_FMT | R/W | 0x7 | 选择 OUT1 的输出格式。该字段存储在 EFUSE 中。 0h：LP-HCSL 100Ω 端接。 1h：LP-HCSL 85Ω 端接。 2h：交流耦合 LVDS。 3h：直流耦合 LVDS。 4h：LVCMOS，启用 OUTx_P，禁用 OUTx_N。 5h：LVCMOS，禁用 OUTx_P，启用 OUTx_N。 6h：LVCMOS，启用 OUTx_P，启用 OUTx_N，具有 180 度的相位差。 7h：LVCMOS，启用 OUTx_P，启用 OUTx_N，OUTx_P 和 OUTx_N 同相。 |
| 1 | OUT0_EN | R/W | 0x0 | OUT0 的输出启用位。该字段存储在 EFUSE 中。 0h：OUT0 禁用。 1h：OUT0 启用。 |
| 0 | OE_PIN_POLARITY | R/W | 0x1 | OE 引脚极性选择。该位不影响 OUTx_EN 位的极性，仅影响 OE 引脚。该字段存储在 EFUSE 中。 0h：OE 为高电平有效（OE 连接至 VDD 启用输出）。 1h：OE 为低电平有效（OE 连接至 GND 启用输出）。 |