主页 微控制器 (MCU) 和处理器 数字信号处理器 (DSP)
主页
微控制器 (MCU) 和处理器
数字信号处理器 (DSP)

TMS320C6474

正在供货

多核数字信号处理器

立即订购
数据表
勘误

TMS320C6474

正在供货
数据表 立即订购

米6体育平台手机版_好二三四详情

DSP type 3 C64x+ DSP (max) (MHz) 850, 1000, 1200 CPU 32-/64-bit Operating system DSP/BIOS Ethernet MAC 10/100/1000 Rating Catalog Operating temperature range (°C) -40 to 100
DSP type 3 C64x+ DSP (max) (MHz) 850, 1000, 1200 CPU 32-/64-bit Operating system DSP/BIOS Ethernet MAC 10/100/1000 Rating Catalog Operating temperature range (°C) -40 to 100
FCBGA (CUN) 561 529 mm² 23 x 23
  • Key Features
    • High-Performance Multicore DSP (C6474)
    • Instruction Cycle Time: 0.83 ns (1.2-GHz Device); 1 ns (1-GHz Device); 1.18 ns (850-MHz Device)
    • Clock Rate: 1 GHz to 1.2 GHz (1.2-GHz Device); 1 GHz (1-GHz Device); 850 MHz (850-MHz Device)
    • Commercial Temperature and Extended Tmperature
    • 3 TMS320C64x+™ DSP Cores; Six RSAs for CDMA Processing (2 per core)
    • Enhanced VCP2/TCP2
    • Frame Synchronization Interface
    • 16-/32-Bit DDR2-667 Memory Controller
    • EDMA3 Controller
    • Antenna Interface
    • Two 1x Serial RapidIO® Links, v1.2 Compliant
    • One 1.8-V Inter-Integrated Circuit (I2C) Bus
    • Two 1.8-V McBSPs
    • 1000 Mbps Ethernet MAC (EMAC)
    • Six 64-Bit General-Purpose Timers
    • 16 General-Purpose I/O (GPIO) Pins
    • Internal Semaphore Module non-UMTS Systems
    • System PLL and PLL Controller/DDR PLL and PLL Controller, Dedicated to DDR2 Memory Controller
  • High-Performance Multicore DSP (C6474)
    • Instruction Cycle Time:
      • 1.2-GHz Device: 1.0-ns to 0.83-ns
      • 1-GHz Device: 1-ns
      • 850-MHz Device: 1.18 ns
    • Clock Rate:
      • 1.2-GHz Device: 1-GHz to 1.2-GHz
      • 1-GHz Device: 1-GHz
      • 850-MHz Device: 850 MHz
    • Eight 32-Bit Instructions/Cycle
    • Commercial Temperature:
      • 1.2-GHz Device: 0°C to 95°C
      • 1-GHz Device: 0°C to 100°C
      • 850-MHZ and 1-GHz Device: 0°C to 100°C
    • Extended Temperature:
      • 1.2-GHz Device: -40°C to 95°C(1)
      • 1-GHz Device: -40°C to 100°C
  • 3 TMS320C64x+™ DSP Cores
    • Dedicated SPLOOP Instructions
    • Compact Instructions (16-Bit)
    • Exception Handling
  • TMS320C64x+ Megamodule L1/L2 Memory Architecture
    • 256 K-Bit (32 K-Byte) L1P Program Cache [Direct Mapped]
    • 256 K-Bit (32 K-Byte) L1D Data Cache [2-Way Set-Associative]
    • 512 K-Bit (64 K-Byte) L3 ROM
  • Enhanced VCP2
    • Supports Over 694 7.95-Kbps AMR
  • Enhanced Turbo Decoder Coprocessor (TCP2)
    • Supports up to Eight 2-Mbps 3 GPP (6 Iterations)
  • Endianness: Little Endian, Big Endian
  • Frame Synchronization Interface
    • Time Alignment Between Internal Subsystems, External Devices/System
    • OBSAI RP1 Compliant for Frame Burst Data
    • Alternate Interfaces for non-RP1 and non-UMTS Systems
  • 16-/32-Bit DDR2-667 Memory Controller
  • EDMA3 Controller (64 Independent Channels)
  • Antenna Interface
    • 6 Configurable Links (Full Duplex)
    • Supports OBSAI RP3 Protocol, v1.0: 768-Mbps, 1.536-, 3.072-Gbps Link Rates
    • Supports CPRI Protocol V2.0:614.4-Mbps, 1.2288-, 2.4576-Gbps Link Rates
    • Clock Input Independent or Shared with CPU (Selectable at Boot-Time)
  • Two 1x Serial RapidIO® Links, v1.2 Compliant
    • 1.25-, 2.5-, 3.125-Gbps Link Rates
    • Message Passing and DirectIO Support
    • Error Management Extensions and Congestion Control
  • One 1.8-V Inter-Integrated Circuit (I2C) Bus
  • Two 1.8-V McBSPs
  • 1000 Mbps Ethernet MAC (EMAC)
    • IEEE 802.3 Compliant
    • Supports SGMII, v1.8 Compliant
    • 8 Independent Transmit (TX) and 8 Independent Receive (RX) Channels
  • Six 64-Bit General-Purpose Timers
    • Configurable up to Twelve 32-Bit Timers
    • Configurable in a Watchdog Timer mode
  • 16 General-Purpose I/O (GPIO) Pins
  • Internal Semaphore Module
    • Software Method to Control Access to Shared Resources
    • 32 General Purpose Semaphore Resources
  • System PLL and PLL Controller
  • DDR PLL and PLL Controller, Dedicated to DDR2 Memory Controller
  • IEEE-1149.1 and IEEE-1149.6 (JTAG™) Boundary-Scan-Compatible
  • 561-Pin Ball Grid Array (BGA) Packages (CUN, GUN, or ZUN Suffix), 0.8-mm Ball Pitch
  • 0.065-µm/7-Level Cu Metal Process (CMOS)
  • SmartReflex™ Class 0 Enabled - 0.9-V to 1.2-V Adaptive Core Voltage
  • 1.8-V, 1.1-V I/Os

(1)Note: Advance Information is presented in this document for the C6474 1.2-GHz extended temperature device.

All trademarks are the property of their respective owners.
  • Key Features
    • High-Performance Multicore DSP (C6474)
    • Instruction Cycle Time: 0.83 ns (1.2-GHz Device); 1 ns (1-GHz Device); 1.18 ns (850-MHz Device)
    • Clock Rate: 1 GHz to 1.2 GHz (1.2-GHz Device); 1 GHz (1-GHz Device); 850 MHz (850-MHz Device)
    • Commercial Temperature and Extended Tmperature
    • 3 TMS320C64x+™ DSP Cores; Six RSAs for CDMA Processing (2 per core)
    • Enhanced VCP2/TCP2
    • Frame Synchronization Interface
    • 16-/32-Bit DDR2-667 Memory Controller
    • EDMA3 Controller
    • Antenna Interface
    • Two 1x Serial RapidIO® Links, v1.2 Compliant
    • One 1.8-V Inter-Integrated Circuit (I2C) Bus
    • Two 1.8-V McBSPs
    • 1000 Mbps Ethernet MAC (EMAC)
    • Six 64-Bit General-Purpose Timers
    • 16 General-Purpose I/O (GPIO) Pins
    • Internal Semaphore Module non-UMTS Systems
    • System PLL and PLL Controller/DDR PLL and PLL Controller, Dedicated to DDR2 Memory Controller
  • High-Performance Multicore DSP (C6474)
    • Instruction Cycle Time:
      • 1.2-GHz Device: 1.0-ns to 0.83-ns
      • 1-GHz Device: 1-ns
      • 850-MHz Device: 1.18 ns
    • Clock Rate:
      • 1.2-GHz Device: 1-GHz to 1.2-GHz
      • 1-GHz Device: 1-GHz
      • 850-MHz Device: 850 MHz
    • Eight 32-Bit Instructions/Cycle
    • Commercial Temperature:
      • 1.2-GHz Device: 0°C to 95°C
      • 1-GHz Device: 0°C to 100°C
      • 850-MHZ and 1-GHz Device: 0°C to 100°C
    • Extended Temperature:
      • 1.2-GHz Device: -40°C to 95°C(1)
      • 1-GHz Device: -40°C to 100°C
  • 3 TMS320C64x+™ DSP Cores
    • Dedicated SPLOOP Instructions
    • Compact Instructions (16-Bit)
    • Exception Handling
  • TMS320C64x+ Megamodule L1/L2 Memory Architecture
    • 256 K-Bit (32 K-Byte) L1P Program Cache [Direct Mapped]
    • 256 K-Bit (32 K-Byte) L1D Data Cache [2-Way Set-Associative]
    • 512 K-Bit (64 K-Byte) L3 ROM
  • Enhanced VCP2
    • Supports Over 694 7.95-Kbps AMR
  • Enhanced Turbo Decoder Coprocessor (TCP2)
    • Supports up to Eight 2-Mbps 3 GPP (6 Iterations)
  • Endianness: Little Endian, Big Endian
  • Frame Synchronization Interface
    • Time Alignment Between Internal Subsystems, External Devices/System
    • OBSAI RP1 Compliant for Frame Burst Data
    • Alternate Interfaces for non-RP1 and non-UMTS Systems
  • 16-/32-Bit DDR2-667 Memory Controller
  • EDMA3 Controller (64 Independent Channels)
  • Antenna Interface
    • 6 Configurable Links (Full Duplex)
    • Supports OBSAI RP3 Protocol, v1.0: 768-Mbps, 1.536-, 3.072-Gbps Link Rates
    • Supports CPRI Protocol V2.0:614.4-Mbps, 1.2288-, 2.4576-Gbps Link Rates
    • Clock Input Independent or Shared with CPU (Selectable at Boot-Time)
  • Two 1x Serial RapidIO® Links, v1.2 Compliant
    • 1.25-, 2.5-, 3.125-Gbps Link Rates
    • Message Passing and DirectIO Support
    • Error Management Extensions and Congestion Control
  • One 1.8-V Inter-Integrated Circuit (I2C) Bus
  • Two 1.8-V McBSPs
  • 1000 Mbps Ethernet MAC (EMAC)
    • IEEE 802.3 Compliant
    • Supports SGMII, v1.8 Compliant
    • 8 Independent Transmit (TX) and 8 Independent Receive (RX) Channels
  • Six 64-Bit General-Purpose Timers
    • Configurable up to Twelve 32-Bit Timers
    • Configurable in a Watchdog Timer mode
  • 16 General-Purpose I/O (GPIO) Pins
  • Internal Semaphore Module
    • Software Method to Control Access to Shared Resources
    • 32 General Purpose Semaphore Resources
  • System PLL and PLL Controller
  • DDR PLL and PLL Controller, Dedicated to DDR2 Memory Controller
  • IEEE-1149.1 and IEEE-1149.6 (JTAG™) Boundary-Scan-Compatible
  • 561-Pin Ball Grid Array (BGA) Packages (CUN, GUN, or ZUN Suffix), 0.8-mm Ball Pitch
  • 0.065-µm/7-Level Cu Metal Process (CMOS)
  • SmartReflex™ Class 0 Enabled - 0.9-V to 1.2-V Adaptive Core Voltage
  • 1.8-V, 1.1-V I/Os

(1)Note: Advance Information is presented in this document for the C6474 1.2-GHz extended temperature device.

All trademarks are the property of their respective owners.

The TMS320C64x+ DSPs (including the TMS320C6474 device) are the highest-performance multicore DSP generation in the TMS320C6000™ DSP platform.

The C6474 device is based on the third-generation high-performance, advanced VelociTI™ very-long-instruction-word (VLIW) architecture developed by Texas Instruments (TI).

The C64x+™ devices are upward code-compatible from previous devices that are part of the C6000™ DSP platform.

The TMS320C64x+ DSPs (including the TMS320C6474 device) are the highest-performance multicore DSP generation in the TMS320C6000™ DSP platform.

The C6474 device is based on the third-generation high-performance, advanced VelociTI™ very-long-instruction-word (VLIW) architecture developed by Texas Instruments (TI).

The C64x+™ devices are upward code-compatible from previous devices that are part of the C6000™ DSP platform.
filter 查找其他 数字信号处理器 (DSP)
下载 观看带字幕的视频 视频
TI 不提供设计支持

TI 不会为该米6体育平台手机版_好二三四的新工程（例如新内容或软件更新）提供持续的设计支持。如可用，您将在米6体育平台手机版_好二三四文件夹中找到相关的配套资料、软件和工具。您也可以在 TI E2ETM 支持论坛中搜索已归档的信息。

技术文档

star =有关此米6体育平台手机版_好二三四的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 48
类型 标题 下载最新的英语版本 日期
* 数据表 TMS320C6474 Multicore Digital Signal Processor Data Manual 数据表 (Rev. H) 2011年 4月 11日
* 勘误表 TMS320C6474 DSP Silicon Errata (Silicon Revisions 2.1, 1.3, 1.2) (Rev. C) 2011年 3月 11日
应用手册 如何将 CCS 3.x 工程迁移至最新的 Code Composer Studio™ (CCS) (Rev. A) 英语版 (Rev.A) PDF | HTML 2021年 5月 19日
用户指南 SYS/BIOS (TI-RTOS Kernel) User's Guide (Rev. V) 2020年 6月 1日
应用手册 Error Detection and Correction Mechanism of TMS320C64x+/C674x (Rev. A) 2013年 7月 19日
更多文献资料 Picture it: DSPs in medical imaging (Rev. C) 2013年 7月 12日
应用手册 Multicore Programming Guide (Rev. B) 2012年 8月 29日
用户指南 TMS320C6474 DSP EMAC/MDIO Module Reference Guide (Rev. B) 2012年 3月 2日
应用手册 Introduction to TMS320C6000 DSP Optimization 2011年 10月 6日
用户指南 TMS320C6474 DSP Enhanced DMA (EDMA3) Controller User's Guide (Rev. B) 2011年 7月 1日
用户指南 Bootloader User's Guide for the TMS320C645x/C647x DSP (Rev. G) 2011年 6月 3日
用户指南 TMS320C6474 DSP DDR2 Memory Controller User's Guide (Rev. D) 2011年 6月 2日
应用手册 Tuning VCP2 and TCP2 Bit Error Rate Performance 2011年 2月 11日
用户指南 TMS320C6474 Serial RapidIO (SRIO) User's Guide (Rev. D) 2011年 2月 3日
应用手册 TMS320C6474 Hardware Design Guide (Rev. B) 2010年 8月 3日
用户指南 TMS320C64x+ DSP Megamodule Reference Guide (Rev. K) 2010年 8月 3日
用户指南 TMS320C64x/C64x+ DSP CPU and Instruction Set Reference Guide (Rev. J) 2010年 7月 30日
用户指南 TMS320C6474 DSP Multichannel Buffered Serial Port (McBSP) User's Guide (Rev. A) 2010年 5月 18日
用户指南 TMS320C6474 DSP Viterbi-Decoder Coprocessor 2 Reference Guide (Rev. B) 2009年 12月 8日
用户指南 TMS320C6474 DSP Inter-Integrated Circuit (I2C) Module User's Guide (Rev. A) 2009年 10月 28日
应用手册 Connecting Antenna Interface (AIF) With TDM Bridge Chip (IDT 80HFC001) 2009年 8月 28日
应用手册 Direct I/O Library 2009年 8月 28日
应用手册 Using the TMS320C6474 Antenna Interface (AIF) for Inter-DSP Communication 2009年 8月 28日
应用手册 TMS320C6474 DDR2 Implementation Guidelines (Rev. A) 2009年 8月 4日
应用手册 How to Approach Inter-Core Communication on TMS320C6474 2009年 1月 27日
应用手册 Inter-Core Communication on TMS320C6474 2009年 1月 12日
应用手册 TPS40197 Reference Design 2008年 12月 17日
白皮书 See the difference:DSPs in medical imaging 2008年 10月 31日
应用手册 Migrating from TMS320C6455 to TMS320C6474 2008年 10月 14日
应用手册 TMS320C6474 Power Consumption Summary 2008年 10月 14日
用户指南 TMS320C6474 Antenna Interface User's Guide 2008年 10月 14日
应用手册 TMS320C6474 Common Bus Architecture (CBA) Throughput 2008年 10月 14日
用户指南 TMS320C6474 DSP 64-Bit Timer User's Guide 2008年 10月 14日
用户指南 TMS320C6474 DSP Chip Interrupt Controller (CIC) User's Guide 2008年 10月 14日
用户指南 TMS320C6474 DSP General-Purpose Input/Output (GPIO) User's Guide 2008年 10月 14日
用户指南 TMS320C6474 DSP Power/Sleep Controller (PSC) User’s Guide 2008年 10月 14日
用户指南 TMS320C6474 DSP Software-Programmable Phase-Locked Loop (PLL) Controller UG 2008年 10月 14日
用户指南 TMS320C6474 DSP Turbo-Decoder Coprocessor 2 (TCP2) Reference Guide 2008年 10月 14日
用户指南 TMS320C6474 Frame Synchronization User's Guide 2008年 10月 14日
应用手册 TMS320C6474 Module Throughput Application Report 2008年 10月 14日
应用手册 TMS320C6474 Multicore Digital Signal Processor Technical Brief 2008年 10月 14日
应用手册 TMS320C6474 SERDES Implementation Guidelines 2008年 10月 14日
用户指南 TMS320C6474 Semaphore User's Guide 2008年 10月 14日
应用手册 C6474 (x4) Power Using Modules 2008年 10月 1日
应用手册 C6474 (x2) Power Using Modules 2008年 9月 30日
应用手册 Migrating from EDMA v2.0 to EDMA v3.0 TMS320C64X DSP (Rev. A) 2008年 8月 21日
应用手册 Migrating from TMS320C64x to TMS320C64x+ (Rev. A) 2005年 10月 20日
用户指南 High-Speed DSP Systems Design Reference Guide 2005年 5月 20日

设计和开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

调试探针

TMDSEMU200-U — XDS200 USB 调试探针

XDS200 是用于调试 TI 嵌入式器件的调试探针（仿真器）。与低成本的 XDS110 和高性能的 XDS560v2 相比，XDS200 在低成本和高性能之间实现了平衡；并在单个仓体中支持广泛的标准（IEEE1149.1、IEEE1149.7、SWD）。所有 XDS 调试探针在所有具有嵌入式跟踪缓冲器 (ETB) 的 Arm® 和 DSP 处理器中均支持内核和系统跟踪。对于引脚上的内核跟踪，则需要使用 XDS560v2 PRO TRACE。

XDS200 通过 TI 20 引脚连接器（带有适用于 TI 14 引脚、Arm Cortex® 10 引脚和 Arm 20 (...)

TI.com 上无现货
调试探针

TMDSEMU560V2STM-U — XDS560™ 软件 v2 系统跟踪 USB 调试探针

XDS560v2 是 XDS560™ 系列调试探针中性能非常出色的米6体育平台手机版_好二三四，同时支持传统 JTAG 标准 (IEEE1149.1) 和 cJTAG (IEEE1149.7)。请注意，它不支持串行线调试 (SWD)。

所有 XDS 调试探针在所有具有嵌入式跟踪缓冲器 (ETB) 的 ARM 和 DSP 处理器中均支持内核和系统跟踪。对于引脚上的跟踪，需要 XDS560v2 PRO TRACE。

XDS560v2 通过 MIPI HSPT 60 引脚连接器（带有多个用于 TI 14 引脚、TI 20 引脚和 ARM 20 引脚的适配器）连接到目标板，并通过 USB2.0 高速 (480Mbps) (...)

TI.com 上无现货
调试探针

TMDSEMU560V2STM-UE — Spectrum Digital XDS560v2 系统跟踪 USB 和以太网

XDS560v2 System Trace 是 XDS560v2 系列高性能 TI 处理器调试探针（仿真器）的第一种型号。XDS560v2 是 XDS 系列调试探针中性能最高的一款，同时支持传统 JTAG 标准 (IEEE1149.1) 和 cJTAG (IEEE1149.7)。

XDS560v2 System Trace 在其巨大的外部存储器缓冲区中加入了系统引脚跟踪。这种外部存储器缓冲区适用于指定的 TI 器件，通过捕获相关器件级信息，获得准确的总线性能活动和吞吐量，并对内核和外设进行电源管理。此外，对于带有嵌入式缓冲跟踪器 (ETB) 的所有 ARM 和 DSP 处理器，所有 XDS (...)

TI.com 上无现货
软件开发套件 (SDK)

C6474SWPKG — TMS320C6474 软件

用于 64x/64x+ 的 AET 目标库 - 高级事件触发允许对目标代码的 AET 进行编程。

芯片支持库存 (CSL) - 提供用于配置和控制 DSP 片上外设的应用编程接口 (API)，以实现简便易用和硬件抽象。

DSP/BIOS: - 一种为 DSP 器件提供抢先式多任务服务的实时操作系统。DSP/BIOS 服务包括 ISR 调度、任务、软件中断、信标、消息、器件 I/O、内存管理和电源管理。此外，DSP/BIOS 还包括调试仪表和工具，其中包括低成本印刷和统计信息收集。

DSP/BIOS 消息队列传输 - 可变长度消息能够通过 SRIO 在同一内核的 DSP/BIOS (...)

View Options
软件开发套件 (SDK)

LINUXMCSDK — 用于 C66x、C647x 和 C645x 的 Linux MCSDK

NOTE: K2x, C665x and C667x devices are now actively maintained on the Processor-SDK release stream. See links above.

Our Multicore Software Development Kits (MCSDK) provide highly-optimized bundles of foundational, platform-specific drivers to enable development on selected TI ARM and DSP devices. (...)

支持的米6体育平台手机版_好二三四和硬件

支持的米6体育平台手机版_好二三四和硬件

米6体育平台手机版_好二三四
数字信号处理器 (DSP)
TMS320C6455 — C64x+ 频率高达 1.2GHz、具有 64 位 EMIFA、32 位和 16 位 DDR2、1Gbps 以太网的定点 DSP TMS320C6457 — 通信基础设施数字信号处理器 TMS320C6472 — 定点数字信号处理器 TMS320C6474 — 多核数字信号处理器 TMS320C6670 — 用于通信和电信的 4 核定点和浮点 DSP TMS320C6678 — 高性能八核 C66x 定点和浮点 DSP- 高达 1.25GHz
硬件开发
评估板
TMDSDSK6455 — TMS320C6455 DSP 入门套件 (DSK)
下载选项
软件开发套件 (SDK)

MEDIMGSTK-C66X — 用于医疗成像的 TI 嵌入式处理器软件工具套件 (STK-MED) - 用于基于 C66x 和 C64x+ 的处理器

The TI Embedded Processor Software Toolkit for Medical Imaging (STK-MED) is a collection of several standard ultrasound and optical coherence tomography (OCT) algorithms for TI’s C66x™ and C64x+™ architecture. The algorithms showcase how medical imaging functions can leverage the C66x and (...)
支持的米6体育平台手机版_好二三四和硬件

支持的米6体育平台手机版_好二三四和硬件

米6体育平台手机版_好二三四
数字信号处理器 (DSP)
DM505 — 适用于视觉分析的 SoC，采用 15mm 封装 SM320C6678-HIREL — 高可靠性米6体育平台手机版_好二三四高性能 8 核 C6678 定点和浮点 DSP TMS320C6454 — C64x+ 定点 DSP - 高达 1GHz、64 位 EMIFA、32/16 位 DDR2、1Gbps 以太网 TMS320C6455 — C64x+ 频率高达 1.2GHz、具有 64 位 EMIFA、32 位和 16 位 DDR2、1Gbps 以太网的定点 DSP TMS320C6457 — 通信基础设施数字信号处理器 TMS320C6472 — 定点数字信号处理器 TMS320C6474 — 多核数字信号处理器
下载选项
驱动程序或库

NDKTCPIP — TI-RTOS 网络

TI-RTOS Networking（以前称为 NDK 或网络开发者套件）将双模式 IPv4/IPv6 堆栈与一些网络应用结合在一起。作为 TI-RTOS 的一部分，TI-RTOS Networking 支持适用于支持以太网的 MCU 以及基于高性能 TMS320C6000™ DSP 的器件。
用户指南: PDF
下载选项
驱动程序或库

SPRC122 — C62x/C64x Fast Run-Time Support Library

The C62x/64x FastRTS Library is an optimized, floating-point function library for C programmers using either TMS320C62x or TMS320C64x devices. These routines are typically used in computationally intensive real-time applications where optimal execution speed is critical. By replacing the current (...)

支持的米6体育平台手机版_好二三四和硬件

支持的米6体育平台手机版_好二三四和硬件

米6体育平台手机版_好二三四
数字信号处理器 (DSP)
SM320C6201-EP — 增强型米6体育平台手机版_好二三四 C6201 定点 DSP SM320C6455-EP — 增强型米6体育平台手机版_好二三四 C6455 定点 DSP SMJ320C6201B — 军用定点数字信号处理器 SMJ320C6203 — 军用级 C62x 定点 DSP - 陶瓷封装 TMS320C6202B — C62x 定点 DSP- 高达 300MHz、384KB TMS320C6203B — C62x 定点 DSP- 高达 300MHz、896KB TMS320C6204 — 定点数字信号处理器 TMS320C6205 — 定点数字信号处理器 TMS320C6211B — C62x 定点 DSP- 高达 167MHz TMS320C6412 — C64x 定点 DSP- 高达 720MHz、McBSP、McASP、I2cC、以太网 TMS320C6414 — C64x 定点 DSP - 高达 720MHz、McBSP TMS320C6414T — C64x 定点 DSP - 高达 1GHz、McBSP TMS320C6415 — C64x 定点 DSP - 高达 720MHz、McBSP、PCI TMS320C6415T — C64x 定点 DSP - 高达 850MHz、McBSP、PCI TMS320C6416 — C64x 定点 DSP - 高达 720MHz、McBSP、PCI、VCP/TCP TMS320C6416T — C64x 定点 DSP - 高达 850MHz、McBSP、PCI、VCP/TCP TMS320C6421 — C64x+ 定点 DSP - 高达 600MHz、8 位 EMIFA、16 位 DDR2、SDRAM TMS320C6421Q — C64x+ 定点 DSP- 高达 600MHz、8 位 EMIFA、16 位 DDR2 TMS320C6424 — C64x+ 定点 DSP - 高达 600MHz、16/8 位 EMIFA、32/16 位 DDR2、SDRAM TMS320C6424Q — C64x+ 定点 DSP - 高达 600MHz、16/8 位 EMIFA、32/16 位 DDR2 TMS320C6452 — C64x+ 定点 DSP- 高达 900MHz、1Gbps 以太网 TMS320C6454 — C64x+ 定点 DSP - 高达 1GHz、64 位 EMIFA、32/16 位 DDR2、1Gbps 以太网 TMS320C6455 — C64x+ 频率高达 1.2GHz、具有 64 位 EMIFA、32 位和 16 位 DDR2、1Gbps 以太网的定点 DSP TMS320C6457 — 通信基础设施数字信号处理器 TMS320C6474 — 多核数字信号处理器 TMS320DM640 — 视频/成像定点数字信号处理器 TMS320DM641 — 视频/成像定点数字信号处理器 TMS320DM642 — 视频/成像定点数字信号处理器 TMS320DM642Q — 视频/成像定点数字信号处理器 TMS320DM6431 — 数字媒体处理器 TMS320DM6431Q — 数字媒体处理器，性能高达 2400MIPS、300MHz 时钟速率 TMS320DM6433 — 数字媒体处理器 TMS320DM6435 — 数字媒体处理器 TMS320DM6435Q — 数字媒体处理器，性能高达 4800MIPS、600MHz 时钟速率、1 个 McASP、1 个 McBSP TMS320DM6437 — 数字媒体处理器 TMS320DM6437Q — 数字媒体处理器，性能高达 4800MIPS、600MHz 时钟速率、1 个 McASP、2 个 McBSP TMS320DM6441 — 达芬奇数字媒体片上系统 TMS320DM6443 — 达芬奇数字媒体片上系统 TMS320DM6446 — 达芬奇数字媒体片上系统
下载
驱动程序或库

SPRC264 — TMS320C6000 图像库 (IMGLIB)

C5000/6000 Image Processing Library (IMGLIB) is an optimized image/video processing function library for C programmers. It includes C-callable general-purpose image/video processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
用户指南: PDF
View Options
驱动程序或库

SPRC265 — TMS320C6000 DSP 库 (DSPLIB)

TMS320C6000 Digital Signal Processor Library (DSPLIB) is a platform-optimized DSP function library for C programmers. It includes C-callable, general-purpose signal-processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
用户指南: PDF
View Options
驱动程序或库

SPRC542 — C64x+ IQMath 库 - 虚拟浮点引擎

Texas Instruments TMS320C64x+ IQmath Library is collection of highly optimized and high precision mathematical Function Library for C/C++ programmers to seamlessly port the floating-point algorithm into fixed point code on TMS320C64x+ devices. These routines are typically used in computationally (...)
用户指南: PDF
View Options
驱动程序或库

SPRC975 — TMS320C6474 Chip Support Library

This v3 release of CSL for TMS320C6474 contains peripheral programming (functional and register level) APIs for C6474 modules. The list of modules supported in this release is listed in the Release Notes, included in the download installer. This set of APIs provides peripheral abstraction that can (...)
支持的米6体育平台手机版_好二三四和硬件

支持的米6体育平台手机版_好二三四和硬件

米6体育平台手机版_好二三四
数字信号处理器 (DSP)
TMS320C6474 — 多核数字信号处理器
软件
软件开发套件 (SDK)
C6474SWPKG — TMS320C6474 软件
下载
驱动程序或库

TELECOMLIB — 用于 TMS320C64x+ 和 TMS320C55x 处理器的电信和媒体库 - FAXLIB、VoLIB 和 AEC/AER

Voice Library - VoLIB provides components that, together, facilitate the development of the signal processing chain for Voice over IP applications such as infrastructure, enterprise, residential gateways and IP phones. Together with optimized implementations of ITU-T voice codecs, that can be (...)
View Options
IDE、配置、编译器或调试器

CCSTUDIO — Code Composer Studio 集成式开发环境 (IDE)

Code Composer Studio is an integrated development environment (IDE) for TI's microcontrollers and processors. It comprises a suite of tools used to develop and debug embedded applications.  Code Composer Studio is available for download across Windows®, Linux® and macOS® desktops. It can also (...)

支持的米6体育平台手机版_好二三四和硬件

支持的米6体育平台手机版_好二三四和硬件

此设计资源支持这些类别中的大部分米6体育平台手机版_好二三四。

查看米6体育平台手机版_好二三四详情页，验证是否能提供支持。
启动 下载选项
软件编解码器

ADT-3P-DSPVOIPCODECS — 自适应数字技术 DSP VOIP、语音和音频编解码器

Adaptive Digital 是音质增强算法的开发公司，提供可与 TI DSP 配合使用的一流声学回声消除软件。Adaptive Digital 在算法开发、实施、优化和配置调优方面具有丰富的经验。他们提供适用于语音技术、音质软件、回声消除、会议软件、语音压缩算法的解决方案和即用型解决方案。

如需了解有关 Adaptive Digital 的更多信息，请访问 https://www.adaptivedigital.com。
来源：Adaptive Digital Technologies, Inc.
访问合作伙伴网站
软件编解码器

C64XPLUSCODECS — 编解码器 - 视频和语音 - 基于 C64x+ 的器件（OMAP35x、C645x、C647x、DM646、DM644x 和 DM643x）

TI 编解码器免费提供，附带生产许可且现在可供下载。所有编解码器均经过生产环境测试，可轻松集成到视频和语音应用中。点击“获取软件”按钮（上方），获取经过测试的最新编解码器版本。该页面及每个安装程序中都包含有数据表和发布说明。

其他信息：

View Options
软件编解码器

VOCAL-3P-DSPVOIPCODECS — Vocal Technologies DSP VoIP 编解码器

经过 25 年以上的组装和 C 代码开发，VOCAL 的模块化软件套件可用于各种各样的 TI DSP 米6体育平台手机版_好二三四。米6体育平台手机版_好二三四具体包括 ATA、VoIP 服务器和网关、基于 HPNA 的 IPBX、视频监控、语音和视频会议、语音和数据射频器件、RoIP 网关、政务安全器件、合法拦截软件、医疗设备、嵌入式调制解调器、T.38 传真和 FoIP。

如需了解有关 Vocal Technologies 的更多信息，请访问 https://www.vocal.com。
来源：VOCAL Technologies, Ltd.
访问合作伙伴网站
仿真模型

C6474 ZUN BSDL Model

SPRM335.ZIP (7 KB) - BSDL Model
下载
仿真模型

C6474 ZUN IBIS Model (Rev. A)

SPRM336A.ZIP (516 KB) - IBIS Model
下载
封装 引脚 CAD 符号、封装和 3D 模型
FCBGA (CUN) 561 Ultra Librarian
应遵守 TI 评估类商品的标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

支持和培训

视频