


LMR514x0-Q1 具有低 I_Q 的 36V、4A/5A 汽车级同步降压转换器

1 特性

- 符合面向汽车应用的 AEC-Q100 标准
 - 器件温度等级 1：-40°C 至 +125°C 环境温度范围
- 功能安全型
 - 可提供用于功能安全系统设计的文档
- 满足汽车系统要求：
 - 宽输入电压范围：4V 至 36V
 - 4A 或 5A 持续输出电流
 - 室温下 $\pm 1.0\%$ 容差电压基准
 - 最短开关导通时间：75ns (典型值)
 - 低静态电流：25 μ A
 - 频率可调节：200kHz 至 1MHz
 - 展频频谱
 - 保护特性：
 - 精密使能输入
 - 开漏 PGOOD
 - V_{IN} 欠压锁定 (UVLO)
 - 逐周期电流限制
 - 断续模式短路保护
 - 热关断
- 设计小巧且易于使用
 - 集成同步整流
 - 内置补偿功能，便于使用
 - WSON-12 封装
- 采用引脚到引脚兼容封装的 PFM 和 FPWM 选项
- 使用 LMR514x0-Q1 并借助 WEBENCH® Power Designer 创建定制设计方案

2 应用

- 汽车 ADAS 和车身电子装置
- 信息娱乐系统与仪表组：音响主机、汽车媒体中心、USB 充电器、显示屏



简化原理图

3 说明

LMR514x0-Q1 是一款简单易用的宽 V_{IN} 同步降压转换器，能够驱动高达 4A 或 5A 的负载电流。该器件具有 4V 至 36V 的宽输入电压范围，适用于从非稳压源进行电源调节的各种工业应用。

LMR514x0-Q1 具有可调开关频率，该频率可以通过外部电阻器在 200kHz 至 1MHz 范围内调节，这提供了优化效率或外部元件尺寸的灵活性。该器件具有可在轻负载时实现高效率的脉冲频率调制 (PFM 版本) 和实现恒定频率的强制脉宽调制 (FPWM 版本)，并可在整个负载范围内实现低输出电压纹波。软启动和补偿电路在内部实现，从而更大幅度地减少了器件所用的外部元件。


该器件内置保护功能，例如逐周期电流限制、断续模式短路保护以及在功耗过大时触发热关断。LMR514x0-Q1 采用 WSON-12 封装。

器件信息

器件型号 ⁽¹⁾	电流	封装 ⁽²⁾	本体尺寸 (标称值)
LMR51440-Q1	4A	DRR	3.00mm × 3.00mm
LMR51450-Q1	5A	(WSON, 12)	

(1) 请参阅 [器件比较表](#)。

(2) 有关更多信息，请参阅 [节 11](#)。



效率与输出电流间的关系 $V_{OUT} = 5V$, 400kHz



内容

1 特性	1	7.4 器件功能模式	18
2 应用	1	8 应用和实施	19
3 说明	1	8.1 应用信息.....	19
4 器件比较表	3	8.2 典型应用.....	20
5 引脚配置和功能	3	8.3 电源相关建议.....	25
6 规格	4	8.4 布局.....	25
6.1 绝对最大额定值.....	4	9 器件和文档支持	28
6.2 ESD 等级.....	4	9.1 器件支持.....	28
6.3 建议运行条件.....	4	9.2 文档支持.....	28
6.4 热性能信息.....	5	9.3 接收文档更新通知.....	28
6.5 电气特性.....	5	9.4 支持资源.....	28
6.6 系统特性.....	7	9.5 商标.....	28
6.7 典型特性.....	8	9.6 静电放电警告.....	28
7 详细说明	11	9.7 术语表.....	28
7.1 概述.....	11	10 修订历史记录	29
7.2 功能方框图.....	11	11 机械、封装和可订购信息	29
7.3 特性说明.....	12	11.1 卷带包装信息.....	29

4 器件比较表

可订购器件型号	电流	PFM 或 FPWM	展频
LMR51440SQDRRRQ1	4A	PFM	是
LMR51440FSQDRRRQ1	4A	FPWM	是
LMR51450SQDRRRQ1	5A	PFM	是
LMR51450FSQDRRRQ1	5A	FPWM	是

5 引脚配置和功能




图 5-1. 12 引脚 WSON DRR 封装 (顶视图)

表 5-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
名称	否		
SW	1、2、3	P	转换器的开关输出。在内部连接到高侧 FET 的源极和低侧 FET 的漏极。连接到功率电感器。
BOOT	4	P	高侧 FET 驱动器的自举电容连接。在该引脚与 SW 引脚之间连接一个 100nF 优质电容器。
PG	5	A	开漏电源正常状态监测器输出，如果 FB 电压不在指定窗口阈值范围内，该输出将置为低电平有效。需要一个 10k Ω 至 100k Ω 的上拉电阻器来上拉至合适的电压。如不使用，则 PG 既可以保持悬空状态，也可以连接到 GND。
RT	6	A	频率设置引脚，用于通过在 RT 至 AGND 之间放置一个外部电阻器来在 200kHz 和 1MHz 之间设置开关频率。RT 开路默认为 440kHz，RT 短接至地默认为 1MHz。
FB	7	A	转换器的反馈输入。连接电阻分压器以设置输出电压。在运行期间，请勿使该端子发生接地短路。
AGND	8	G	模拟地。内部基准和逻辑的零电压基准。所有电气参数都是相对于这个引脚测量的。必须使用小型网带将这些引脚连接至 PGND。
EN	9	A	精密使能输入引脚。高电平时打开，低电平时关断。可连接至 VIN。精密使能允许将引脚用作可调节输入电压 UVLO。在此引脚、VIN 和 AGND 之间连接一个外部电阻分压器，实现外部 UVLO。不能悬空。
VIN	10、11、12	P	输入电源电压。将输入电源连接到这些引脚。在紧密接近器件的位置，在这些引脚和 PGND 之间连接输入电容器 CIN。
PGND	13	G	电源接地端子，在内部连接到低侧 FET 的源极。连接到系统接地端，以及 CIN 和 COUT 的接地侧。尽量缩短到 CIN 的距离。

(1) A = 模拟，P = 功率，G = 接地。

6 规格

6.1 绝对最大额定值

在 -40°C 至 150°C 结温范围内测得 (除非另外说明) ⁽¹⁾

		最小值	最大值	单位
输入电压	VIN 至 PGND	-0.3	38	V
	EN 至 PGND	-0.3	V _{IN} + 0.3	V
	FB 至 PGND	-0.3	5.5	V
	RT 至 PGND	-0.3	5.5	V
输出电压	BOOT 至 SW	-0.3	5.5	V
	SW 到 PGND	-0.3	38	V
	SW 至 PGND (瞬变小于 10ns)	-4.5	40	V
	PG 至 PGND	-0.3	20	V
结温 T _J		-40	150	°C
贮存温度, T _{stg}		-65	150	°C

(1) 超出绝对最大额定值运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果超出“建议运行条件”但在“绝对最大额定值”范围内使用,器件可能不会完全正常运行,这可能影响器件的可靠性、功能和性能并缩短器件寿命。

6.2 ESD 等级

			值	单位
V _(ESD)	静电放电	人体放电模型 (HBM), 符合 AEC Q100-002 标准 ⁽¹⁾	±2000	V
		充电器件模型 (CDM), 符合 AEC Q100-011 标准	±750	

(1) AEC Q100-002 指示必须按照 ANSI/ESDA/JEDEC JS-001 规范执行 HBM 应力测试。

6.3 建议运行条件

在建议的 -40°C 到 150°C 工作结温范围内测得 (除非另外说明) ⁽¹⁾

		最小值	标称值	最大值	单位
输入电压	输入电压范围	4.0		36	V
输入电压	EN 至 PGND			V _{IN}	V
输入电压	RT 至 PGND			5	V
输入电压	PGOOD 至 PGND			20	V
输出电压	SW 到 PGND			36	V
输出电压	输出电压范围 ⁽²⁾	0.8		28	V
频率	频率范围	200		1000	kHz
负载电流	输出直流电流范围, 5A 版本 ⁽³⁾	0		5	A
负载电流	输出直流电流范围, 4A 版本 ⁽³⁾	0		4	A
温度	工作结温 T _J 范围 ⁽⁴⁾	-40		150	°C

(1) 建议运行条件表示器件可正常工作的条件,但不规定具体的性能限制。有关符合要求的规格,请参阅“电气特性”表。

(2) 在任何情况下,输出电压都不得降至零伏以下。

(3) 在高开关频率或高环境温度下运行时,最大持续直流电流可能会降低。有关详细信息,请参阅“应用”部分。

(4) 高结温会缩短工作寿命。结温高于 150°C 时,工作寿命会缩短。

6.4 热性能信息

热性能指标 ⁽¹⁾		LMR514X0-Q1	
		DRR (WSON)	
		12 引脚	
参数	描述	最小值	最大值
$R_{\theta JA}$	结至环境热阻	47.4	°C/W
$R_{\theta JA(Effective)}$	TI EVM 板的结至环境热阻	23	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	44.6	°C/W
$R_{\theta JB}$	结至电路板热阻	20.7	°C/W
ψ_{JT}	结至顶部特征参数	0.7	°C/W
ψ_{JB}	结至电路板特征参数	20.7	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	6.3	°C/W

(1) 有关新旧热指标的更多信息, 请参阅[半导体和 IC 封装热指标](#)应用手册。

6.5 电气特性

限值适用于 -40°C 至 +150°C 工作结温范围 (T_J) (除非另外说明)。最小和最大值⁽¹⁾经过测试、设计和统计相关性分析确定。典型值表示 $T_J = 25^\circ\text{C}$ 条件下最有可能达到的参数标准, 仅供参考。除非另有说明, 以下条件适用: $V_{IN} = 4\text{V}$ 至 36V 。

参数		测试条件	最小值	典型值	最大值	单位
电源电压和电流						
$I_{Q-nonSW}$	工作静态电流 (非开关)	$V_{EN} = 3.3\text{V}$ (仅限 PFM 型号)	25			μA
I_{SD}	关断静态电流; 在 V_{IN} 引脚处测得	$V_{EN} = 0\text{V}$, $V_{IN} = 24\text{V}$	3	6		μA
$V_{IN_OPERATE}$	V_{IN} UVLO 阈值	V_{IN} 上升, 启动所需	3.9			V
		V_{IN} 下降, 运行后	3.4			V
ENABLE						
V_{EN-H}	使能输入高电平	EN 上升, 启用开关	1.1	1.25	1.4	V
V_{EN-L}	使能输入低电平	EN 下降, 禁用开关	0.8	1	1.12	V
I_{LKG-EN}	使能输入漏电流	$V_{EN} = 3.3\text{V}$	0.1			μA
电压基准 (FB 引脚)						
V_{FB}	反馈电压	$T_J = 25^\circ\text{C}$	0.792	0.8	0.808	V
I_{LKG-FB}	反馈漏电流	FB = 1V			100	nA
电流量限值和断续						
I_{SC}	高侧电流量限值 ⁽³⁾	5A 版本	6.3	7.6	8.9	A
$I_{LS-LIMIT}$	低侧电流量限值 ⁽³⁾	5A 版本	5			A
I_{SC}	高侧电流量限值 ⁽³⁾	4A 版本	5.5	6.5	7.5	A
$I_{LS-LIMIT}$	低侧电流量限值 ⁽³⁾	4A 版本	4			A
I_{L-ZC}	过零检测器阈值	仅限 PFM 型号	-0.1			A
$I_{PEAK-MIN}$	最小电感器峰值电流 ⁽³⁾	5A 版本, 仅限 PFM 型号	0.9			A
$I_{PEAK-MIN}$	最小电感器峰值电流 ⁽³⁾	4A 版本, 仅限 PFM 型号	0.7			A
I_{L-NEG}	负电流量限值 ⁽³⁾	5A 版本, 仅限 FPWM 型号	-2.5			A
I_{L-NEG}	负电流量限值 ⁽³⁾	4A 版本, 仅限 FPWM 型号	-1.7			A
V_{HICCUP}	FB 电压与待调节 FB 电压之比		40%			

6.5 电气特性 (续)

限值适用于 -40°C 至 +150°C 工作结温范围 (T_J) (除非另外说明)。最小和最大限值⁽¹⁾经过测试、设计和统计相关性分析确定。典型值表示 $T_J = 25^\circ\text{C}$ 条件下最有可能达到的参数标准,仅供参考。除非另有说明,以下条件适用: $V_{IN} = 4\text{V}$ 至 36V 。

参数		测试条件	最小值	典型值	最大值	单位
电源正常						
$V_{PG-HIGH-UP}$	电源正常上限阈值 - 上升	FB 电压 %	110%	112%	115%	
$V_{PG-LOW-DN}$	电源正常下限阈值 - 下降	FB 电压 %	88%	90%	92%	
V_{PG-HYS}	电源正常状态迟滞 (上升和下降)	FB 电压 %		2.0%		
$V_{PG-VALID}$	适当的电源正常功能的最小输入电压				1.5	V
R_{PG}	电源正常导通电阻	$V_{EN} = 3.3\text{V}$		84		Ω
MOSFET						
$R_{DS-ON-HS}$	高侧 MOSFET 导通电阻			78		$\text{m}\Omega$
$R_{DS-ON-LS}$	低侧 MOSFET 导通电阻			45		$\text{m}\Omega$
$V_{BOOT-SW-UVLO(R)}$	BOOT-SW UVLO 上升阈值	$V_{BOOT-SW}$ 上升		2.2		V
开关特性						
$F_{SW}(\text{CCM})$	开关频率	$R_T = 34.8\text{k}\Omega$	345	400	455	kHz
$F_{SW}(\text{CCM})$	开关频率	$R_T =$ 开路或上拉至电压 $> 1.0\text{V}$	395	440	485	kHz
$F_{SW}(\text{CCM})$	开关频率	$R_T = 13.3\text{k}\Omega$		1000		kHz
$F_{SW}(\text{CCM})$	开关频率	$R_T =$ 短接至 GND		1000		kHz
F_{SPREAD}	开关频率抖动	中心频率上的频率抖动		$\pm 10\%$		
时序要求						
t_{ON-MIN}	最短开关导通时间 ⁽²⁾	$V_{IN} = 24\text{V}$, $I_{out} = 1\text{A}$		75		ns
$t_{OFF-MIN}$	最短开关关断时间			135		ns
t_{ON-MAX}	最大开关导通时间			5		μs
t_{SS}	内部软启动时间		3.2	5	7.2	ms
t_{HICCUP}	电流限值断续突发之间的时间			96		ms
热关断						
$T_{SD-Rising}^{(2)}$	热关断	关断阈值		160		$^\circ\text{C}$
$T_{SD-Falling}^{(2)}$	热关断	恢复阈值		140		$^\circ\text{C}$

(1) 最小值和最大值限值在 25°C 下经过 100% 生产测试。使用统计质量控制 (SQC) 方法通过相关性验证了工作温度范围内的限值。这些限值用于计算平均出厂质量水平 (AOQL)。

(2) 未经生产测试。由设计相关性指定。

(3) 此表中的电流限制值在生产中经过开环测试。可能不同于闭环应用中的那些值。

6.6 系统特性

以下规格适用于具有标称元件值的典型应用电路。典型值列中的规格仅适用于 $T_J = 25^\circ\text{C}$ 的情况。最小值 (MIN) 和最大值 (MAX) 列中的规格适用于典型元件在 $T_J = -40^\circ\text{C}$ 至 150°C 温度范围内的情况。量产测试未指定这些规格。

参数		测试条件	最小值	典型值	最大值	单位
V_{IN}	工作输入电压范围		4		36	V
V_{OUT}	可调输出电压调节 ⁽¹⁾	PFM 运行		1.5%		
I_{SUPPLY}	稳压时的输入电源电流	$V_{IN} = 24\text{V}$, $V_{OUT} = 3.3\text{V}$, $I_{OUT} = 0\text{A}$, $R_{FBT} = 1\text{M}\Omega$, PFM 型号		35		μA
D_{MAX}	最大开关占空比 ⁽²⁾			97%		
V_{HC}	触发短路断续模式所需的 FB 引脚电压			0.32		V

- (1) $V_{IN} = 24\text{V}$ 、 $I_{OUT} = 0\text{A}$ 至满载时 V_{OUT} 与标称输出电压值的偏差
 (2) 在压降运行中，通过降低开关频率来增加实际占空比。最低频率被钳位在大约： $F_{MIN} = 1 / (t_{ON-MAX} + t_{OFF-MIN})$ 。 $D_{MAX} = t_{ON-MAX} / (t_{ON-MAX} + t_{OFF-MIN})$ 。

6.7 典型特性

除非另有说明，否则 $V_{IN} = 12V$ ， $f_{SW} = 440kHz$ ， $T_A = 25^\circ C$ 。




图 6-1. 5V 效率与负载电流间的关系




图 6-2. 5V 效率与负载电流间的关系




图 6-3. 3.3V 效率与负载电流间的关系




图 6-4. 3.3V 效率与负载电流间的关系




图 6-5. 3.3V 负载调整










图 6-6. 5V 负载调整



6.7 典型特性 (续)

除非另有说明, 否则 $V_{IN} = 12V$, $f_{SW} = 440kHz$, $T_A = 25^\circ C$ 。



6.7 典型特性 (续)

除非另有说明，否则 $V_{IN} = 12V$ ， $f_{SW} = 440kHz$ ， $T_A = 25^\circ C$ 。



7 详细说明

7.1 概述


LMR514x0-Q1 转换器是一款简单易用的同步直流/直流降压转换器，工作电源电压为 4V 至 36V。该器件能够以较小的设计尺寸提供高达 4A 或 5A 的直流负载电流。该系列具有适用于各种应用的多个版本。有关详细信息，请参阅 [器件比较表](#)。

LMR514x0-Q1 采用固定频率峰值电流模式控制。PFM 版本在轻负载时会进入 PFM 模式来实现高效率。FPWM 版本可在轻负载条件下实现低输出电压纹波、严格的输出电压调节和恒定开关频率。该器件具有内部补偿功能，可节约设计时间并只需少量外部元件。

精密使能和内部软启动等其他特性为各种应用提供了灵活且易于使用的解决方案。保护特性包括热关断、 V_{IN} 欠压锁定、逐周期电流限制和断续模式短路保护。

该系列器件需要极少外部元件，引脚排列的设计可实现简单且优化的 PCB 布局。

7.2 功能方框图



7.3 特性说明

7.3.1 固定频率峰值电流模式控制

LMR514x0-Q1 的以下运行说明参考了 [功能方框图](#) 和 [图 7-1](#) 中的波形。LMR514x0-Q1 是一款同步降压转换器，具有集成式高侧 (HS) 和低侧 (LS) 开关 (同步整流器)。LMR514x0-Q1 通过使用受控的占空比打开高侧和低侧 NMOS 开关，来提供稳定的输出电压。高侧开关导通期间，SW 引脚电压上升至约 V_{IN} ，电感器电流 i_L 以线性斜率 $(V_{IN} - V_{OUT})/L$ 增加。当高侧开关被控制逻辑断开时，低侧开关在经过反击穿死区时间后将会导通。电感电流通过低侧开关以斜率 V_{OUT}/L 放电。降压转换器的控制参数为占空比 $D = t_{ON}/T_{SW}$ ，其中 t_{ON} 是高侧开关导通时间， T_{SW} 是开关周期。转换器控制环路通过调整占空比 D 来维持恒定的输出电压。在可忽略损耗的理想降压转换器中， D 与输出电压成正比，与输入电压成反比： $D = V_{OUT}/V_{IN}$ 。




图 7-1. 连续导通模式 (CCM) 下的 SW 节点和电感器电流波形

LMR514x0-Q1 采用固定频率峰值电流模式控制。它使用电压反馈环路并基于电压偏移量调节峰值电流命令来实现精确的直流电压调节。通过检测高侧开关的峰值电感电流，并与峰值电流阈值进行比较来控制高侧开关的导通时间。电压反馈环路具有内部补偿功能，需要较少外部元件，设计简单，并且可以在采用各种输出电容器的情况下稳定地工作。正常负载条件下，转换器以固定开关频率工作。在轻负载条件下，LMR514x0-Q1 将以 PFM 模式工作来维持高效率 (PFM 版本)，或以 FPWM 模式工作来实现低输出电压纹波、严密输出电压调节和恒定的开关频率 (FPWM 版本)。

7.3.2 可调节输出电压

为在整个工作温度范围内保持严格的稳压输出电压，设计中使用了一个 0.8V 的精密基准电压 (V_{REF})。输出电压可通过 V_{OUT} 和 FB 引脚间的电阻分压器进行设置。TI 建议使用容差为 1% 且温度系数低的电阻器作为 FB 分压器。根据所需的分压器电流选择合适的低侧电阻值 R_{FBB} ，并使用方程式 1 来计算高侧电阻值 R_{FBT} 。 R_{FBT} 的建议范围为 10k Ω 至 100k Ω 。在 PFM 运行模式下，如果需要预加载来降低 V_{OUT} 偏移量，则可选用较低的 R_{FBT} 值。在极轻负载条件下， R_{FBT} 越小，效率越低。 R_{FBT} 越大，流过的静态电流越小，因此当轻负载效率极为关键时，使用更大阻值较为理想。不过，TI 不建议将 R_{FBT} 设为大于 1M Ω ，因为如果 R_{FBT} 大于 1M Ω 会使反馈路径更容易受到噪声的影响。 R_{FBT} 值越大，就越需要仔细地设计从反馈电阻器到器件反馈引脚的反馈路径布线。电阻分压器网络的容差和温度变化将影响输出电压调节。




图 7-2. 输出电压设置

$$R_{FBT} = \frac{(V_{OUT} - V_{REF})}{V_{REF}} \times R_{FBB} \quad (1)$$

7.3.3 使能

EN 引脚电压控制 LMR514x0-Q1 的开启和关闭操作。当电压低于 0.8V 时，器件将关断；而要启动转换器，电压需要高于 1.4V。EN 引脚是输入，无法处于开路或悬空状态。当 V_{IN} 处于工作范围内时，此连接让 LMR514x0-Q1 可以正常工作。

许多应用都受益于采用使能分压器 R_{ENT} 和 R_{ENB} (图 7-3) 来为转换器建立精密的系统 UVLO 电平。系统 UVLO 可用于由市电和电池供电运行的电源。系统 UVLO 可用于实现时序控制，从而确保可靠运行或提供保护 (例如电池放电电平)。此外，还可使用外部逻辑信号驱动 EN 输入来实现系统时序控制和保护。请注意，EN 引脚电压不得高于 $V_{IN} + 0.3V$ 。TI 不建议在 V_{IN} 为 0V 时施加 EN 电压。




图 7-3. 由使能分压器实施的系统 UVLO

7.3.4 开关频率

可以通过电阻器 R_T 从 R_T 引脚和 GND 引脚对 LMR514x0-Q1 的开关频率进行编程。 R_T 引脚不能悬空或短接至地。对于给定的开关频率，要确定时序电阻，请使用公式 2 或图 7-4 中的曲线。表 7-1 给出了在给定 f_{SW} 下的 R_T 值。

$$R_T(\text{k}\Omega) = 18576 \times f_{SW}(\text{kHz})^{-1.048} \quad (2)$$




图 7-4. R_T 与频率曲线间的关系

表 7-1. 典型频率设置 R_T 电阻

f_{sw} (kHz)	R_T (k Ω)
200	71.5
400	34.8
440	开路或上拉至大于 1.0V 的电压
500	27.4
750	18.0
1000	13.3
1000	短接至 GND

7.3.5 电源正常标志输出

LMR514x0-Q1 的电源正常标志功能 (PG 输出引脚) 可用于在输出电压超出稳压范围时复位系统微处理器。该开漏输出在电流限值和热关断等故障条件下以及正常启动期间变为低电平。干扰滤波器可防止在输出电压的短时偏移 (例如在线路和负载瞬态期间) 时出现错误标志。持续时间少于 t_{dg} 35 μ s (典型值) 的输出电压偏移不会触发电源正常标志。FB 电压恢复到稳压值且经过一段延迟 $t_{pg-delay}$ (典型值为 3.1ms) 之后, 电源正常标志变为高电平。

电源正常输出包含一个开漏 NMOS, 需要一个外部上拉电阻器连接到合适的逻辑电源。根据需要, 可以通过一个 10k Ω 至 100k Ω 的电阻器将其上拉至低于 20V 的电源。如果不需要此功能, 则必须将 PG 引脚保持悬空。当 EN 拉低时, 标志输出也被强制为低电平。在 EN 为低电平时, 只要输入电压为大于或等于 1.5V (典型值), 电源正常就保持有效。将流入电源正常标志引脚的电流限制为小于直流 5mA。




图 7-5. 静态电源正常运行




图 7-6. 电源正常时序行为

7.3.6 最短导通时间、最短关断时间和频率折返

最短导通时间 (t_{ON_MIN}) 是高侧开关可以导通的最短时间。LMR514x0-Q1 的 t_{ON_MIN} 通常为 75ns。最短关断时间 (t_{OFF_MIN}) 是高侧开关可以关断的最短持续时间。 t_{OFF_MIN} 通常为 135ns。在 CCM 运行模式下, t_{ON_MIN} 和 t_{OFF_MIN} 将限制电压转换范围, 而没有开关频率折返。

不允许频率折返的最小占空比为:

$$D_{MIN} = t_{ON_MIN} \times f_{SW} \quad (3)$$

不允许频率折返的最大占空比为:

$$D_{MAX} = 1 - t_{OFF_MIN} \times f_{SW} \quad (4)$$

给定所需的输出电压时, 无频率折返的最大 V_{IN} 可通过以下公式得出:

$$V_{IN_MAX} = \frac{V_{OUT}}{f_{SW} \times t_{ON_MIN}} \quad (5)$$

不考虑频率折返时, 可由下式计算得出最小 V_{IN} :

$$V_{IN_MIN} = \frac{V_{OUT}}{1 - f_{SW} \times t_{OFF_MIN}} \quad (6)$$

在 LMR514x0-Q1 中, 触发 t_{ON_MIN} 或 t_{OFF_MIN} 后, 采用频率折返方案, 这可以提高最大占空比或降低最小占空比。

导通时间会随着 V_{IN} 电压的增加而减少。在导通时间降至 t_{ON_MIN} 后, 开关频率就会开始降低, 同时 V_{IN} 继续升高, 这进一步降低了占空比, 从而使 V_{OUT} 保持在符合公式 5 的稳压范围内。

当在低 V_{IN} 条件下需要更大的占空比时, 频率折返方案也适用。在器件达到其 t_{OFF_MIN} 后, 频率会降低, 从而根据公式 6 延长最大占空比。在这种情况下, 频率可以低至大约 200kHz。宽频率折返范围使 LMR514x0-Q1 输出电压能够在电源电压 V_{IN} 大幅降低的情况下保持稳定, 从而实现更低的有效压降。

在发生频率折返并保持稳定输出电压的情况下, f_{SW} 减小时, V_{IN_MAX} 将升高, 而 V_{IN_MIN} 将会降低。

7.3.7 自举电压

LMR514x0-Q1 具有集成的自举电压转换器。CB 引脚和 SW 引脚之间的小电容器为高侧 MOSFET 提供栅极驱动电压。当高侧 MOSFET 关闭而且低侧开关导通时, 自举电容器充电。建议使用 0.1 μ F 的自举电容器。TI 推荐使用电介质等级为 X7R 或 X5R、额定电压为 16V 或更高的陶瓷电容, 以在整个温度和电压范围内保证稳定的性能。

7.3.8 过流和短路保护

LMR514x0-Q1 整合了峰值和谷值电感器电流限值, 可为器件提供过载和短路保护, 并限制最大输出电流。谷值电流限值可防止电感器电流在输出短路期间失控, 而峰值和谷值限值则协同工作, 以限制转换器的最大输出电流。逐周期电流限制用于过载, 而断续模式用于持续短路。

高侧 MOSFET 过流保护是通过峰值电流模式控制的特性来实现的。当高侧开关在既定消隐时间后接通时, 会检测到高侧开关电流。每个开关周期内, 高侧开关电流会与误差放大器 (EA) 减去斜坡补偿的输出进行比较。有关更多详细信息, 请参阅 [功能方框图](#)。高侧开关的电流峰值受最大钳位峰值电流阈值 I_{sc} (恒定值) 限制。

此外, 还将对流经低侧 MOSFET 的电流进行检测和监控。当低侧开关导通时, 电感电流开始下降。如果低侧开关的电流在开关周期结束时高于低侧电流限制 I_{LS_LIMIT} , 将不会关断低侧开关。低侧开关保持导通, 从而使电感器电流不断下降, 直到电感器电流低于低侧电流限值 I_{LS_LIMIT} 。然后, 低侧开关关断, 高侧开关在经过死区时间之后导通。达到 I_{LS_LIMIT} 后, 峰值和谷值电流限制控制提供的最大电流, 并可以使用下面的公式计算得出。

$$I_{OUT_MAX} = \frac{I_{LS_LIMIT} + I_{SC}}{2} \quad (7)$$

如果反馈电压低于 V_{REF} 的 40%，低侧开关的电流将连续 128 个周期触发 I_{LS_LIMIT} ，并且断续电流保护模式会激活。在断续模式下，转换器会关闭并会在断续时间 T_{HICCUP} （典型值为 96ms）内一直保持关闭状态，然后 LMR514x0-Q1 会尝试再次启动。如果过流或短路故障情况仍然存在，则断续模式将会重复，直到故障情况消失。断续模式可降低严重过流条件下的功耗，防止器件过热或受到潜在的损害。

在 FPWM 下，电感器电流可以是负值。当该电流超过低侧负电流限值 I_{LS_NEG} 时，低侧开关将关断，高侧开关将立即导通。由此可保护低侧开关不受过大负向电流的影响。

7.3.9 软启动

集成软启动电路可防止输入浪涌电流影响 LMR514x0-Q1 和输入电源。软启动是通过在器件首次启用或上电时缓慢升高内部基准电压来实现的。典型软启动时间为 5ms。

7.3.10 热关断

LMR514x0-Q1 提供内部热关断功能，以便在结温超过 160°C 时保护器件。高侧和低侧 FET 在热关断时都停止开关。在裸片温度降至 140°C 以下后，器件将重新启动由内部软启动电路控制的上电序列。

7.4 器件功能模式

7.4.1 关断模式

LMR514x0-Q1 的 EN 引脚可提供电气开/关控制功能。当 V_{EN} 低于 0.8V 时，器件处于关断模式。LMR514x0-Q1 还采用 V_{IN} 欠压锁定保护 (UVLO)。如果 V_{IN} 电压低于 3.4V 的 UVLO 阈值电平，转换器会关闭。

7.4.2 工作模式

当 V_{EN} 和 V_{IN} 均高于各自的工作阈值时，LMR514x0-Q1 处于运行模式。启动 LMR514x0-Q1 的最简单方式是将 EN 引脚连接至 VIN 引脚。当输入电压在 4V 至 36V 的工作范围内时，可实现自启动。有关设置这些工作电平的详细信息，请参阅 [使能](#)。

在工作模式下，根据负载电流不同，LMR514x0-Q1 将采取以下四种模式之一：

1. 连续导通模式 (CCM)：开关频率固定，负载电流大于峰峰值电感电流纹波的一半 (适用于 PFM 和 FPWM 版本)
2. 不连续导通模式 (DCM)：当负载电流小于峰峰值电感电流纹波一半时，开关频率固定 (仅适用于 PFM 版本)
3. 脉冲频率调制模式 (PFM)：轻负载条件下，开关频率下降 (仅适用于 PFM 版本)
4. 强制脉冲宽度调制模式 (FPWM)：在包括轻负载在内的任何条件下，开关频率固定 (仅适用于 FPWM 版本)

7.4.3 CCM 模式

当负载电流大于峰峰值电感器电流的一半时，LMR514x0-Q1 将采用连续导通模式 (CCM) 运行。在 CCM 运行模式下，运行频率固定，输出电压纹波最小。LMR51440-Q1 或 LMR51450-Q1 分别可提供 4A 或 5A 电流。

7.4.4 轻负载运行 (PFM 版本)

对于 PFM 版本，当负载电流小于 CCM 模式下的峰峰值电感器电流的一半时，LMR514x0-Q1 将以不连续导通模式 (DCM) (也称二极管仿真模式 (DEM)) 下运行。在 DCM 运行模式下，当电感器电流降至 I_{LS_ZC} (典型值为 100mA) 时，低侧开关会关断，以便提高效率。与轻负载下的强制 PWM 模式运行相比，DCM 模式可减少开关损耗和导通损耗。

在轻负载运行期间，会触发脉冲频率调制 (PFM) 模式以维持高效率运行。当达到最短高侧开关导通时间 t_{ON_MIN} 或者最小峰值电感电流 I_{PEAK_MIN} (对于 LMR51450-Q1 为 0.9A，对于 LMR51440-Q1 为 0.7A) 时，器件将会降低开关频率以保持电压稳定。在 PFM 模式下，当负载电流下降时，控制环路会降低开关频率，以便保持输出电压稳定。由于有效开关频率显著下降，PFM 运行模式下的开关损耗会进一步降低。

7.4.5 轻负载运行 (FPWM 版本)

对于 FPWM 版本，LMR514x0-Q1 在满载范围内锁定在 PWM 模式。即使在空载条件下，通过允许电感器电流反转正常方向，器件也会保持该模式运行。该模式平衡了低输出电压纹波的轻负载效率降低，精密输出电压调节和恒定开关频率之间的关系。

8 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

8.1 应用信息

LMR514x0-Q1 是一款直流/直流降压转换器。该器件通常将较高的输入电压转换为较低的直流输出电压，输出电流最高可达 4A 或 5A。可按照以下设计过程为 LMR514x0-Q1 选择元件。或者，也可以使用 WEBENCH 软件生成完整设计。生成设计时，WEBENCH 软件使用迭代设计过程并访问综合的元件数据库。有关更多详细信息，请访问 [ti.com](https://www.ti.com)。

备注

除非另有说明，否则以下应用信息中给出的所有电容值均指有效值。有效值定义为直流偏置和温度下的实际电容，而不是额定值或铭牌值。在整个过程中使用具有 X7R 或更好电介质的低 ESR 优质陶瓷电容器。除了正常的容差和温度影响外，所有高容值陶瓷电容器还具有大电压系数。在直流偏置下，电容会显著下降。在这方面，较大的外壳尺寸和较高的额定电压会更好。为了帮助减轻这些影响，可以并联多个电容器，以使最小有效电容达到所需值。这也可以降低单个电容器上的 RMS 电流要求。必须仔细研究任何电容器组的偏置和温度变化，以确保提供有效电容的最小值。

8.2 典型应用

LMR514x0-Q1 只需很少的外部元件，即可实现将宽范围的电源电压转换成固定输出电压。图 8-1 展示了基本原理图。




图 8-1. 应用电路

外部元件必须满足应用的需求，以及器件控制环路的稳定性标准。使用下面的表格来简化输出滤波器元件选型。

表 8-1. LMR51440-Q1 的 L 和 C_{OUT} 典型值

f _{sw} (kHz)	V _{OUT} (V)	L (μH)	C _{OUT} (μF) ⁽¹⁾	R _{FBT} (kΩ)	R _{FBB} (kΩ)	C _{FF} (pF)	R _{FF} (kΩ)
440	3.3	4.7	2 × 47	100	31.6	33	1
	5	5.6	2 × 33	100	19.1	33	1
	12	8.2	2 × 10	100	7.15	33	1
1000	3.3	2.2	47	100	31.6	22	1
	5	2.7	33	100	19.1	22	1

(1) 该表中使用了陶瓷电容器。所有 C_{OUT} 值均是降额后的值。

表 8-2. LMR51450-Q1 的 L 和 C_{OUT} 典型值

f _{sw} (kHz)	V _{OUT} (V)	L (μH)	C _{OUT} (μF) ⁽¹⁾	R _{FBT} (kΩ)	R _{FBB} (kΩ)	C _{FF} (pF)	R _{FF} (kΩ)
440	3.3	3.3	2 × 47	100	31.6	33	1
	5	4.7	2 × 33	100	19.1	33	1
	12	8.2	2 × 15	100	7.15	33	1

(1) 该表中使用了陶瓷电容器。所有 C_{OUT} 值均是降额后的值。

8.2.1 设计要求

下文基于设计示例给出了详细的设计步骤。本设计示例使用下表列出的参数作为输入参数。

表 8-3. 设计示例参数

参数	值
输入电压, V_{IN}	12V 典型值, 6V - 36V 的工作范围
输出电压, V_{OUT}	5V \pm 3%
最大输出电流, I_{OUT_MAX}	5A
输出过冲/下冲 1.25A 至 3.75A	5%
输出电压纹波	0.5%
运行频率	440kHz

8.2.2 详细设计过程

8.2.2.1 使用 WEBENCH® 工具创建定制设计方案

[点击此处](#), 使用 LMR514x0-Q1 器件并借助 WEBENCH® Power Designer 创建定制设计方案。

1. 首先键入输入电压 (V_{IN})、输出电压 (V_{OUT}) 和输出电流 (I_{OUT}) 要求。
2. 使用优化器表盘, 优化该设计的关键参数, 如效率、占用空间和成本。
3. 将生成的设计与德州仪器 (TI) 其他可行的解决方案进行比较。

WEBENCH Power Designer 提供了定制原理图, 并罗列了实时价格和元件供货情况的物料清单。

在多数情况下, 可执行以下操作:

- 运行电气仿真, 观察重要波形以及电路性能
- 运行热性能仿真, 了解电路板热性能
- 将定制原理图和布局方案以常用 CAD 格式导出
- 打印 PDF 格式的设计报告并与同事共享

有关 WEBENCH 工具的更多信息, 请访问 www.ti.com/WEBENCH。

8.2.2.2 输出电压设定

LMR514x0-Q1 器件的输出电压可从外部通过电阻分压器网络进行调节。分压器网络由上反馈电阻 R_{FBT} 和下反馈电阻 R_{FBB} 组成。使用下面的公式来确定转换器的输出电压:

$$R_{FBT} = \frac{(V_{OUT} - V_{REF})}{V_{REF}} \times R_{FBB} \quad (8)$$

选择 R_{FBB} 值为 19.1k Ω 。当预期的输出电压设置为 5V 并且 $V_{REF} = 0.8V$ 时, R_{FBT} 的值可通过 [方程式 8](#) 计算得出。通过该公式可以得出值为 100.28k Ω , 因此选择了标准值 100k Ω 。

8.2.2.3 开关频率

当开关频率较高时, 可以使用更小的电感器和更小的输出电容器, 因此设计尺寸更小, 元件成本会更低。但是, 较高的开关频率会带来更多的开关损耗, 从而降低设计的效率并产生更多的热量。开关频率还受限于集成电源开关的最短导通时间、输入电压、输出电压和移频限制, 如 [最短导通时间、最短关断时间和频率折返](#) 中所述。

此示例中选择的开关频率为 440kHz。RT 开路默认为 440kHz。

8.2.2.4 电感器选型

电感器最关键的参数是电感、饱和电流和 RMS 电流。电感值由预期的纹波电流峰峰值 Δi_L 确定。纹波电流随着输入电压的增加而增加, 因此始终使用最大输入电压来计算最小电感 L_{MIN} 。可使用 [方程式 10](#) 来计算输出电感的最小值。 K_{IND} 是表示电感纹波电流值相对于器件最大输出电流的系数。 K_{IND} 的合理值必须是转换器支持的最大

I_{OUT} 的 20% 至 60%。在瞬时过流操作事件期间，RMS 和峰值电感器电流可能很高。电感器饱和电流必须大于峰值电流限制水平。

$$\Delta i_L = \frac{V_{OUT} \times (V_{IN_MAX} - V_{OUT})}{V_{IN_MAX} \times L \times f_{SW}} \quad (9)$$

$$L_{MIN} = \frac{V_{IN_MAX} - V_{OUT}}{I_{OUT} \times K_{IND}} \times \frac{V_{OUT}}{V_{IN_MAX} \times f_{SW}} \quad (10)$$

一般来说，开关电源中应选择较低的电感，因为较低的电感通常可以提高瞬态响应速度、选用更小 DCR 和更小尺寸的电感器，从而实现更紧凑的设计。过低的电感会产生过大的电感电流纹波，从而会错误地触发满载时的过流保护。过低的电感也会产生更高的电感磁芯损耗，因为电流纹波会更大。在同一个输出电容中，更大的电感电流纹波同样意味着更大的输出电压纹波。对于峰值电流模式控制，TI 建议使用足够大的电感器纹波电流。较大的电感器纹波电流可提高比较器的信噪比。

对于此设计示例，选择 $K_{IND} = 0.4$ 。计算出的最小电感值为 $4.89\mu\text{H}$ 。选择使用最接近的标准 $4.7\mu\text{H}$ 功率电感器，RMS 电流为 6A，饱和电流为 10A。

8.2.2.5 输出电容器选型

该器件旨在与多种 LC 滤波器搭配使用。应尽可能地减小输出电容，以降低成本和减小尺寸。必须谨慎选择输出电容器 C_{OUT} ，因为一个或多个电容器直接影响稳态输出电压纹波、环路稳定性以及负载电流瞬态期间的输出电压过冲与下冲。输出电压纹波基本上由两部分组成。一部分由电感纹波电流经过输出电容的等效串联电阻 (ESR) 造成：

$$\Delta V_{OUT_ESR} = \Delta i_L \times ESR = K_{IND} \times I_{OUT} \times ESR \quad (11)$$

另一部分由电感电流纹波对输出电容充放电造成：

$$\Delta V_{OUT_C} = \frac{\Delta i_L}{8 \times f_{SW} \times C_{OUT}} = \frac{K_{IND} \times I_{OUT}}{8 \times f_{SW} \times C_{OUT}} \quad (12)$$

电压纹波中的两个分量不是同相的，因此实际峰峰值纹波小于两个峰值之和。

如果系统需要严格的电压调节并存在大电流阶跃和快速压摆率，则输出电容通常受瞬态性能规格的限制。当发生大负载阶跃时，输出电容器在电感器电流上升到适当的水平之前为其提供需要的电荷。转换器的控制环路通常需要八个或更多时钟周期来将电感器电流调节至与此期间的负载水平相等。输出电容必须足够大，以提供 6 个时钟周期的电流差，以将输出电压保持在指定范围内。下面的公式展示了指定 V_{OUT} 过冲和下冲所需的最小输出电容。

$$C_{OUT} > \frac{1}{2} \times \frac{6 \times (I_{OH} - I_{OL})}{f_{SW} \times \Delta V_{OUT_SHOOT}} \quad (13)$$

其中

- K_{IND} = 电感纹波电流的纹波系数 ($\Delta i_L / I_{OUT}$)
- I_{OL} = 负载瞬态过程中的低电平输出电流
- I_{OH} = 负载瞬态过程中的高电平输出电流
- V_{OUT_SHOOT} = 目标输出电压过冲或下冲

此设计示例中，目标输出纹波是 25mV。假设 $\Delta V_{OUT_ESR} = \Delta V_{OUT_C} = 25\text{mV}$ ，选择 $K_{IND} = 0.4$ 。方程式 11 产生的 ESR 不大于 $12.5\text{m}\Omega$ ，方程式 12 产生的 C_{OUT} 不小于 $22.7\mu\text{F}$ 。对于此设计的目标过冲和下冲限制， ΔV_{OUT_SHOOT} 为 250mV。可以通过方程式 13 计算出 C_{OUT} 不小于 $68.2\mu\text{F}$ 。综上所述，输出电容的最严格标准是 $68.2\mu\text{F}$ 。考虑到降额，应使用 ESR 为 $10\text{m}\Omega$ 的两个 $33\mu\text{F}$ 、16V、X7R 陶瓷电容器。

8.2.2.6 输入电容器选型

LMR514x0-Q1 器件需要一个或多个高频输入去耦电容器。高频去耦电容器的典型建议值为 $10\mu\text{F}$ 或更高。TI 建议使用具有足够电压等级的 X5R 或 X7R 类高品质陶瓷电容。额定电压必须大于最大输入电压。为补偿陶瓷电容器的降额，TI 建议电压等级为最大输入电压的两倍。此设计使用两个额定电压为 50V 的 $4.7\mu\text{F}$ 、X7R 电介质电容器作为输入去耦电容器。等效串联电阻 (ESR) 约为 $10\text{m}\Omega$ 。此设计还包含一个值为 $0.1\mu\text{F}$ 的电容器，用于高频滤波，并且应尽可能靠近器件引脚放置。

8.2.2.7 自举电容器

每个 LMR514x0-Q1 设计都需要自举电容器 (C_{BOOT})。建议使用额定电压为 16V 或更高的 $0.1\mu\text{F}$ 自举电容器。自举电容器放在 SW 引脚和 BOOT 引脚之间。为了确保温度稳定性，自举电容器必须是具有 X7R 或 X5R 等级电介质的高品质陶瓷型电容器。

8.2.2.8 欠压锁定设定点

系统的欠压锁定 (UVLO) 通过 R_{ENT} 和 R_{ENB} 的外部分压网络来调节。UVLO 有两个阈值，一个适用于输入电压由小变大的上电期间，另一个适用于输入电压由大变小的断电期间。 V_{IN} UVLO 电平可由下面的公式得到。

$$V_{\text{IN_RISING}} = V_{\text{ENH}} \times \frac{R_{\text{EBT}} + R_{\text{ENB}}}{R_{\text{ENB}}} \quad (14)$$

LMR514x0-Q1 的 EN 上升阈值 (V_{ENH}) 设置为 1.25V (典型值)。选择 R_{ENB} 为 $21.5\text{k}\Omega$ ，更大程度减小来自电源的输入电流。如果所需的 V_{IN} UVLO 电平为 6.0V，则可以使用下面的公式计算 R_{ENT} 的值：

$$R_{\text{EBT}} = \left(\frac{V_{\text{IN_RISING}}}{V_{\text{ENH}}} - 1 \right) \times R_{\text{ENB}} \quad (15)$$

通过上述公式可以得出值为 $81.7\text{k}\Omega$ ，因此选择 $82\text{k}\Omega$ 的标准值。生成的下降 UVLO 阈值等于 4.8V，可通过下面的公式计算得出，其中 EN 迟滞电压 ($V_{\text{EN_HYS}}$) 为 0.25V (典型值)。

$$V_{\text{IN_FALLING}} = (V_{\text{ENH}} - V_{\text{EN_HYS}}) \times \frac{R_{\text{EBT}} + R_{\text{ENB}}}{R_{\text{ENB}}} \quad (16)$$

8.2.3 应用曲线

除非另有说明，否则以下条件适用： $V_{IN} = 12V$ ， $V_{OUT} = 5V$ ， $f_{SW} = 440kHz$ ， $L = 4.7\mu H$ ， $C_{OUT} = 2 \times 33\mu F$ ， $T_A = 25^\circ C$ 。




图 8-2. 空载时的纹波




图 8-3. 满载时的纹波




图 8-4. 由 V_{IN} 启动




图 8-5. 由 EN 启动




图 8-6. 负载瞬态




图 8-7. 线路瞬态




图 8-8. 短路保护

图 8-9. 短路恢复

8.3 电源相关建议

LMR514x0-Q1 设计为在 4V 至 36V 的输入电源电压范围内运行。输入电源必须具有良好的调节能力，能够承受最大输入电流并保持稳定的电压。输入电源轨的电阻必须尽可能小，以使瞬态输入电流不会在 LMR514x0-Q1 电源电压上造成足够高的压降，从而避免导致错误的 UVLO 故障触发和系统复位。如果输入电源距离 LMR514x0-Q1 超过几英寸，那么除了陶瓷旁路电容器外，还可能额外的大容量电容。大容量电容器的容值并不重要，但一般选择 47 μ F 到 100 μ F 电解电容器。

8.4 布局

8.4.1 布局指南

好的布局是衡量电源设计的一个重要部分。用户可根据下面的指南设计一个 PCB，实现出色的功率转换和热性能，并更大限度地减小不必要的 EMI。

1. 将输入旁路电容器 C_{IN} 尽可能靠近 VIN 引脚和 PGND 引脚放置。输入电容器和输出电容器的接地必须包含连接到 PGND 引脚的局部顶层平面。
2. FB 引脚网的走线越短越好。反馈电阻器 R_{FBT} 和 R_{FBB} 必须靠近 FB 引脚。如果负载端 V_{OUT} 的精度要求很高，则需对负载端的 V_{OUT} 进行检测。 V_{OUT} 检测路径远离噪声节点，最好从屏蔽层另外一面的一层中经过。
3. 如果可能，在中间任一层中添加接地平面作为噪声屏蔽和散热路径。
4. V_{IN} 、 V_{OUT} 和接地总线连接越宽越好。这可减小转换器输入或输出路径上的压降并提高效率。
5. 提供充分的器件散热。使用矩阵式散热过孔将顶层接地平面连接到 PCB 底层上的接地平面。如果 PCB 具有多个覆铜层，那么这些散热过孔还可以连接到内层散热接地平面。确保用于散热的覆铜区足够大，使器件的结温保持在 150 $^{\circ}$ C 以下。

8.4.1.1 专为降低 EMI 设计的紧凑型布局

EMI 辐射是由高电流变化率组件在开关转换器中的脉冲电流中生成。脉冲电流环路的面积越大，EMI 辐射越强。在靠近输入端的位置放一个高频陶瓷旁路电容可为脉冲电流的高电流变化率组件提供基本路径。尽可能靠近 VIN 引脚和 PGND 引脚放置一个或多个陶瓷旁路电容器，是降低 EMI 的关键所在。

连接到电感器的 SW 引脚必须尽可能短，并且宽度应足以承载负载电流而不会出现过热现象。必须为高电流传导路径使用短而厚的布线或覆铜（形状），以尽可能减小寄生电阻。输出电容器必须靠近电感器的 V_{OUT} 端放置，并牢固地接地至 PGND 引脚。

8.4.1.2 反馈电阻

要降低输出电压反馈路径的噪声敏感度，请确保将电阻分压器靠近 FB 引脚而不是靠近负载放置。FB 引脚是误差放大器的输入端，因此，FB 引脚属于高阻抗节点，对噪声非常敏感。因此，在更靠近 FB 引脚的位置放置电阻分压器可减小 FB 信号的布线长度，从而降低噪声耦合。输出节点是低阻抗节点，因此如果无法减小走线长度，从 V_{OUT} 到电阻分压器的走线可以长一点。

如果对负载端的电压精度要求很高，需对负载端的电压进行检测。由此可校正走线上的压降并提供更高的输出精度。从负载到反馈电阻分压器的电压检测走线必须远离 SW 节点路径和电感，以免被带有开关噪声的反馈信号干扰，同时还能减小布线长度。当使用高值电阻器来设置输出电压时，这一点尤为重要。TI 建议将电压检测走线和电阻分压器布置在与电感器和 SW 节点路径不同的另一个层，以便在反馈走线和电感器/SW 节点多边形之间形成一个接地平面。该操作将为电压反馈路径进一步屏蔽 EMI 噪声。

8.4.2 布局示例




图 8-10. 布局

9 器件和文档支持

9.1 器件支持

9.1.1 开发支持

9.1.1.1 使用 WEBENCH® 工具创建定制设计方案

[点击此处](#)，使用 LMR514x0-Q1 器件并借助 WEBENCH® Power Designer 创建定制设计方案。

1. 首先键入输入电压 (V_{IN})、输出电压 (V_{OUT}) 和输出电流 (I_{OUT}) 要求。
2. 使用优化器表盘，优化该设计的关键参数，如效率、占用空间和成本。
3. 将生成的设计与德州仪器 (TI) 其他可行的解决方案进行比较。

WEBENCH Power Designer 提供了定制原理图，并罗列了实时价格和元件供货情况的物料清单。

在多数情况下，可执行以下操作：

- 运行电气仿真，观察重要波形以及电路性能
- 运行热性能仿真，了解电路板热性能
- 将定制原理图和布局方案以常用 CAD 格式导出
- 打印 PDF 格式的设计报告并与同事共享

有关 WEBENCH 工具的更多信息，请访问 www.ti.com/WEBENCH。

9.2 文档支持

9.2.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI)，[开关电源布局指南 应用手册](#)
- 德州仪器 (TI)，[外露焊盘封装实现理想热阻的电路板布局布线指南 应用手册](#)
- 德州仪器 (TI)，[如何使用热指标正确评估结温 应用手册](#)

9.3 接收文档更新通知

要接收文档更新通知，请导航至 ti.com 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.4 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

9.5 商标

TI E2E™ is a trademark of Texas Instruments.

WEBENCH® is a registered trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

9.6 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.7 术语表

TI 术语表

本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录


注：以前版本的页码可能与当前版本的页码不同

日期	修订版本	注释
August 2024	*	初始发行版


11 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

11.1 卷带包装信息




QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



器件	封装类型	封装图	引脚数	SPQ	卷带直径 (mm)	卷带宽度 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 象限
LMR51440SQDRRRQ1	WSON	DRR	12	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
LMR51440FSQDRRRQ1	WSON	DRR	12	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
LMR51450SQDRRRQ1	WSON	DRR	12	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
LMR51450FSQDRRRQ1	WSON	DRR	12	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2

TAPE AND REEL BOX DIMENSIONS



器件	封装类型	封装图	引脚数	SPQ	长度 (mm)	宽度 (mm)	高度 (mm)
LMR51440SQDRRRQ1	WSON	DRR	12	3000	367.0	367.0	35.0
LMR51440FSQDRRRQ1	WSON	DRR	12	3000	367.0	367.0	35.0
LMR51450SQDRRRQ1	WSON	DRR	12	3000	367.0	367.0	35.0
LMR51450FSQDRRRQ1	WSON	DRR	12	3000	367.0	367.0	35.0

GENERIC PACKAGE VIEW


DRR 12

3 x 3, 0.5 mm pitch

WSON - 0.8 mm max height


PLASTIC SMALL OUTLINE - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4223490/B


DRR0012G



PACKAGE OUTLINE

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

DRR0012G

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DRR0012G

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
LMR51440FSQDRRRQ1	ACTIVE	WSON	DRR	12	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	L144FQ	Samples
LMR51440SQDRRRQ1	ACTIVE	WSON	DRR	12	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	L144SQ	Samples
LMR51450FSQDRRRQ1	ACTIVE	WSON	DRR	12	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	L145FQ	Samples
LMR51450SQDRRRQ1	ACTIVE	WSON	DRR	12	3000	RoHS & Green	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	L145SQ	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSELETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "-" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and

continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF LMR51440-Q1, LMR51450-Q1 :

- Catalog : [LMR51440](#), [LMR51450](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product

GENERIC PACKAGE VIEW


DRR 12

WSON - 0.8 mm max height


3 x 3, 0.5 mm pitch

PLASTIC SMALL OUTLINE - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4223490/B



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


DRR0012E

WSON - 0.8 mm max height

PLASTIC QUAD FLAT PACK- NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 20X



SOLDER MASK DETAILS

4224874/C 11/2023

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DRR0012E

WSON - 0.8 mm max height

PLASTIC QUAD FLAT PACK- NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
82% PRINTED COVERAGE BY AREA
SCALE: 20X

4224874/C 11/2023

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024，德州仪器 (TI) 公司