

TCAN1473-Q1 具有睡眠模式和信号改善功能的汽车级 CAN FD 收发器

1 特性

- 符合面向汽车应用的 AEC Q100 标准
- 功能安全型**
- 实现如 ISO 11898-2:2024 中所定义的信号改善功能 (SIC)
 - 通过消除振铃和增强位对称性来积极改进总线信号
- 宽工作输入电压范围
- V_{IO} 电平转换支持：1.7V 至 5.5V
- 工作模式：
 - 正常模式
 - 静音模式
 - 待机模式
 - 低功耗睡眠模式
- 高压 INH 输出，用于系统电源控制
- 支持通过 WAKE 引脚实现本地唤醒
- 定义了未上电时的行为
 - 总线和 IO 终端为高阻抗（运行总线或应用上无负载）
- 保护特性：
 - $\pm 58V$ CAN 总线容错
 - V_{SUP} 上支持负载突降
 - IEC ESD 保护
 - 欠压保护
 - 热关断保护
 - TXD 显性状态超时 (TXD DTO)
- 采用具有可湿性侧面的 14 引脚引线式 (SOT 和 SOIC) 封装以及无引线 (VSON) 封装，提高了自动光学检测 (AOI) 能力

2 应用

- 车身电子装置和照明
- 汽车网关
- 高级驾驶辅助系统 (ADAS)
- 信息娱乐系统与仪表组
- 混合动力、电动和动力总成系统
- 个人交通工具 - 电动自行车
- 工业运输

3 说明

TCAN1473-Q1 是一款高速控制器局域网 (CAN) 收发器，符合 ISO 11898-2:2024 高速 CAN 规范对物理层的要求。该器件支持传统 CAN 和 CAN FD 数据速率，最高可达 8 兆位/秒 (Mbps)。


TCAN1473-Q1 可通过 INH 输出引脚选择性地启用系统上可能存在的各种电源，从而减少整个系统级别的电池电流消耗。这使得在低电流睡眠模式中，功率传送到除 TCAN1473-Q1 以外的所有系统元件，同时对 CAN 总线进行监控。检测到唤醒事件时，TCAN1473-Q1 通过将 INH 驱动至高电平来启动系统。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
TCAN1473-Q1	SOT (DYY)	4.2mm x 2mm
	SOIC (D)	8.65mm x 6mm
	VSON (DMT)	4.50mm x 3mm

(1) 有关更多信息，请参阅节 11。

(2) 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



简化版应用原理图



内容

1 特性	1	7.2 功能方框图.....	18
2 应用	1	7.3 特性说明.....	19
3 说明	1	7.4 器件功能模式.....	25
4 引脚配置和功能	3	8 应用信息免责声明	35
5 规格	4	8.1 应用信息.....	35
5.1 绝对最大额定值.....	4	8.2 电源相关建议.....	37
5.2 ESD 等级.....	4	8.3 布局.....	37
5.3 ESD 等级 - IEC 规范.....	4	9 器件和文档支持	39
5.4 建议运行条件.....	5	9.1 文档支持.....	39
5.5 热性能信息.....	5	9.2 接收文档更新通知.....	39
5.6 功耗额定值.....	5	9.3 支持资源.....	39
5.7 电源特性.....	5	9.4 商标.....	39
5.8 电气特性.....	7	9.5 静电放电警告.....	39
5.9 时序要求.....	9	9.6 术语表.....	39
5.10 开关特性.....	10	10 修订历史记录	39
6 参数测量信息	12	11 机械、封装和可订购信息	39
7 详细说明	16	11.1 封装选项附录.....	39
7.1 概述.....	16		

4 引脚配置和功能




图 4-1. D 和 DYY 封装，14 引脚 (SOIC) 和 (SOT)
(顶视图)




图 4-2. DMT 封装，14 引脚 (VSON)
(顶视图)

引脚		类型 ⁽¹⁾	说明
名称	编号		
TXD	1	I	CAN 发送数据输入，集成上拉电阻
GND	2	GND	地
V _{CC}	3	P	5V 收发器电源
RXD	4	O	CAN 接收数据输出，当 V _{IO} < UV _{IO} 时为三态
V _{IO}	5	P	I/O 电源电压
EN	6	I	用于模式控制的使能输入，集成下拉电阻
INH	7	O	抑制引脚，用于控制系统稳压器和电源，高压
nFAULT	8	O	故障输出，反相逻辑
WAKE	9	I	本地 WAKE 输入终端，高压
V _{SUP}	10	P	来自电池的高压电源
NC	11	NC	无连接，内部未连接
CANL	12	I/O	低电平 CAN 总线输入/输出线路
CANH	13	I/O	高电平 CAN 总线输入/输出线路
nSTB	14	I	待机模式控制输入，集成下拉电阻
散热焊盘		—	将散热焊盘连接至印刷电路板 (PCB) 接地平面以实现散热

(1) I = 输入，O = 输出，P = 电源，G = 接地，NC = 无连接

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
V _{SUP}	电源电压 ⁽²⁾	-0.3	45	V
V _{CC}	电源电压	-0.3	6	V
V _{IO}	电源电压 I/O 电平转换器	-0.3	6	V
V _{BUS}	CAN 总线 I/O 电压 (CANH、CANL)	-58	58	V
V _{DIFF}	CAN 总线差分电压 (V _{DIFF} = V _{CANH} - V _{CANL})	-58	58	V
V _{WAKE}	WAKE 输入电压	-45	45 且 V _I ≤ V _{SUP} +0.3	V
V _{INH}	INH 引脚电压	-0.3	45 且 V _O ≤ V _{SUP} +0.3	V
V _{LOGIC}	逻辑引脚电压	-0.3	6	V
I _{O(LOGIC)}	逻辑引脚输出电流		8	mA
I _{O(INH)}	抑制引脚输出电流		6	mA
I _{O(WAKE)}	WAKE 引脚输出电流		3	mA
T _J	结温	-40	165	°C
T _{STG}	贮存温度	-65	150	°C

- 超出绝对最大额定值运行可能会对器件造成永久损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下能够正常运行。如果在建议运行条件之外但在绝对最大额定值范围内短暂运行，器件可能不会受到损坏，但可能无法完全正常工作。以这种方式运行器件可能会影响器件的可靠性、功能和性能，并缩短器件寿命。
- 能够支持 300ms 内高达 45V 的负载突降

5.2 ESD 等级

			值	单位
V _{ESD}	静电放电	人体放电模型 (HBM)，符合 AEC Q100-002 标准 ⁽¹⁾	±8000	V
		除 V _{SUP} 、CANH、CANL 和 WAKE 之外的所有引脚。HBM ESD 分类等级 3A	±4000	V
		充电器件模型 (CDM)，符合 AEC Q100-011 标准	±750	V

- AEC Q100-002 指示 HBM 应力测试应当符合 ANSI/ESDA/JEDEC JS-001 规范。

5.3 ESD 等级 - IEC 规范

			值	单位	
V _{ESD}	静电放电	CANH、CANL、V _{SUP} 和 WAKE 端子至 GND	±8000	V	
V _{ESD}	静电放电	CANH 和 CANL 端子至 GND	±8000	V	
V _{ESD}	静电放电	CANH 和 CANL 端子至 GND	±15000	V	
V _{TRAN}	瞬态电压符合 ISO-7637-2 标准 ⁽¹⁾	CAN、V _{SUP} 、WAKE 端子至 GND	脉冲 1	- 100	V
			脉冲 2	75	V
			脉冲 3a	- 150	V
			Pulse 3b	100	V
	瞬态电压符合 ISO-7637-3 标准 ⁽²⁾	CAN 端子至 GND	±30	V	

- 此处给出的结果特定于 IEC 62228-3 集成电路 - 收发器的 EMC 评估 - 第 3 部分：CAN 收发器。测试由 IBEE Zwickau 执行，可应要求提供 EMC 报告。

(2) 此处给出的结果特定于 SAE J2962-2 通信收发器认证要求 - CAN。测试由 OEM 批准的独立第三方执行，可应要求提供 EMC 报告。

5.4 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）

		最小值	标称值	最大值	单位
V _{SUP}	电源电压	4.5		40	V
V _{IO}	I/O 电源电压	1.7		5.5	V
V _{CC}	CAN 收发器电源电压	4.75		5.25	V
I _{OH(DO)}	数字输出高电平电流	-2			mA
I _{OL(DO)}	数字输出低电平电流			2	mA
I _{O(INH)}	抑制输出电流			4	mA
T _J	工作结温	-40		150	°C
T _{SDR}	热关断	175			°C
T _{SDF}	热关断释放	160			°C
T _{SD(HYS)}	热关断迟滞		10		°C

5.5 热性能信息

热指标 ⁽¹⁾		TCAN1473-Q1			单位
		D (SOIC)	DMT (VSON)	DYY (SOT)	
R _{eJA}	结至环境热阻	87.1	39.7	91.0	°C/W
R _{eJC(top)}	结至外壳 (顶部) 热阻	41.8	41.1	41.7	°C/W
R _{eJB}	结至电路板热阻	43.7	15.9	25.6	°C/W
Ψ _{JT}	结至顶部特征参数	8.5	0.9	25.4	°C/W
Ψ _{JB}	结至电路板特征参数	43.3	15.9	1.1	°C/W
R _{eJC(bot)}	结至外壳 (底部) 热阻	不适用	6.6	不适用	°C/W

(1) 有关新旧热指标的更多信息，请参阅[半导体和 IC 封装热指标](#)应用报告。

5.6 功耗额定值

参数		测试条件	功率耗散	单位
P _D	平均功耗	V _{SUP} = 14V, V _{CC} = 5V, V _{IO} = 5V, T _J = 27°C, R _L = 60Ω, nSTB = 5V, EN = 5V, C _{L_RXD} = 15pF。典型 CAN 工作条件 (500kbps, 25% 传输 (显性) 速率)。	62	mW
		V _{SUP} = 14V, V _{CC} = 5.5V, V _{IO} = 5.5V, T _J = 150°C, R _L = 50Ω, nSTB = 5.5V, EN = 5.5V, C _{L_RXD} = 15pF。典型高负载 CAN 工作条件 (1Mbps, 50% 传输 (显性) 速率, 负载网络)。	135	mW

5.7 电源特性

在建议工作条件下, T_J = -40°C 至 150°C (除非另外说明)。所有典型值均在 25°C、V_{SUP} = 12V、V_{IO} = 3.3V、V_{CC} = 5V 且 R_L = 60Ω 条件下获得

参数		测试条件	最小值	典型值	最大值	单位
电源电压和电流特性						
I _{SUP_NORMAL}	电源电流 CAN 活动	正常模式、静音模式和进入睡眠模式			140	μA
I _{SUP_STBY}	电源电流, 待机模式 CAN 自主: 非活动	待机模式 ⁽²⁾			50	μA
I _{SUP_SLEEP}	电源电流 CAN 自主: 非活动	睡眠模式		18	30	μA

5.7 电源特性 (续)

在建议工作条件下, $T_J = -40^{\circ}\text{C}$ 至 150°C (除非另外说明)。所有典型值均在 25°C 、 $V_{\text{SUP}} = 12\text{V}$ 、 $V_{\text{IO}} = 3.3\text{V}$ 、 $V_{\text{CC}} = 5\text{V}$ 且 $R_L = 60\ \Omega$ 条件下获得

参数		测试条件	最小值	典型值	最大值	单位
$I_{\text{SUP_BIAS}}$	电源电流 处于 CAN 自主活动模式时的额外电流	$5.5\text{V} < V_{\text{SUP}} \leq 28\text{V}$ (1)			60	μA
$UV_{\text{SUP(R)}}$	欠压 V_{SUP} 阈值上升	斜升	3.85		4.4	V
$UV_{\text{SUP(F)}}$	欠压 V_{SUP} 阈值下降	斜降	3.5		4.25	V
$I_{\text{CC_NORMAL}}$	电源电流 CAN 活动: 显性	正常模式 $\text{TXD} = 0\text{V}$, $R_L = 60\ \Omega$, $C_L = \text{开路}$ 请参阅图 6-3			60	mA
	电源电流 CAN 活动: 显性	正常模式 $\text{TXD} = 0\text{V}$, $R_L = 50\ \Omega$, $C_L = \text{开路}$			70	mA
	V_{CC} 电源电流, 正常模式 显性, 存在总线故障	正常模式 $\text{TXD} = 0\text{V}$, $R_L = \text{开路}$, $C_L = \text{开路}$, $\text{CANH} = -25\text{V}$			110	mA
$I_{\text{CC_NORMAL}}$	电源电流 CAN 活动: 隐性	正常模式 $\text{TXD} = V_{\text{IO}}$, $R_L = 50\ \Omega$, $C_L = \text{开路}$			5	mA
$I_{\text{CC_STBY}}$	电源电流 CAN 自主: 非活动	待机模式, $T_J = -40^{\circ}\text{C}$ 至 85°C $\text{EN} = \text{nSTB} = 0\text{V}$			2	μA
$I_{\text{CC_STBY}}$	电源电流 CAN 自主: 非活动	待机模式 $\text{EN} = \text{nSTB} = 0\text{V}$			5	μA
$I_{\text{CC_SILENT}}$	电源电流	静音模式和进入睡眠模式 $\text{TXD} = \text{nSTB} = V_{\text{IO}}$, $R_L = 50\ \Omega$, $C_L = \text{开路}$			2.5	mA
$I_{\text{CC_SLEEP}}$	电源电流 CAN 自主: 非活动	睡眠模式, $T_J = -40^{\circ}\text{C}$ 至 85°C $\text{EN} = 0\text{V}$ 或 V_{IO} , $\text{nSTB} = 0\text{V}$			2	μA
	电源电流 CAN 自主: 非活动	睡眠模式 $\text{EN} = 0\text{V}$ 或 V_{IO} , $\text{nSTB} = 0\text{V}$			5	μA
$UV_{\text{CC(R)}}$	欠压 V_{CC} 阈值上升	斜升		4.1	4.4	V
$UV_{\text{CC(F)}}$	欠压 V_{CC} 阈值下降	斜降	3.5	3.9		V
$V_{\text{HYS(UVCC)}}$	UV_{CC} 上的迟滞电压		50	250	320	mV
$I_{\text{IO_NORMAL}}$	I/O 电源电流	正常模式 RXD 悬空, $\text{TXD} = 0\text{V}$			350	μA
	I/O 电源电流	正常模式、待机模式或进入睡眠模式 RXD 悬空, $\text{TXD} = V_{\text{IO}}$			5	μA
$I_{\text{IO_SLEEP}}$	I/O 电源电流	睡眠模式, $T_J = -40^{\circ}\text{C}$ 至 85°C $\text{nSTB} = 0\text{V}$			2.5	μA
	I/O 电源电流	睡眠模式 $\text{nSTB} = 0\text{V}$			5	μA
$UV_{\text{IO(R)}}$	欠压 V_{IO} 阈值上升	斜升		1.4	1.65	V
$UV_{\text{IO(F)}}$	欠压 V_{IO} 阈值下降	斜降	1	1.25		V
$V_{\text{HYS(UVIO)}}$	UV_{IO} 上的迟滞电压		30	60	160	mV

- 从 CAN 自主活动模式下的总电源电流中减去 CAN 自主非活动模式下的电源电流, 从而计算出 $I_{\text{SUP(BIAS)}}$
- 有效唤醒后, CAN 收发器切换至 CAN 自主活动模式, 并且需要将 $I_{\text{SUP(BIAS)}}$ 电流添加到 CAN 自主非活动模式下的指定 I_{SUP} 电流。

5.8 电气特性

在建议工作条件下, $T_J = -40^{\circ}\text{C}$ 至 150°C (除非另外说明)。所有典型值均在 25°C 、 $V_{\text{SUP}} = 12\text{V}$ 、 $V_{\text{IO}} = 3.3\text{V}$ 、 $V_{\text{CC}} = 5\text{V}$ 且 $R_L = 60\ \Omega$ 条件下获得

参数		测试条件	最小值	典型值	最大值	单位	
CAN 驱动器特性							
$V_{\text{CANH(D)}}$	总线输出电压 (显性) CANH		TXD = 0V, $45\ \Omega \leq R_L \leq 65\ \Omega$, $C_L =$ 开路, $R_{\text{CM}} =$ 开路 请参阅图 6-1 和图 6-4		3	4.26	V
$V_{\text{CANL(D)}}$	总线输出电压 (显性) CANL				0.75	2.01	V
$V_{\text{CANH(R)}}$ $V_{\text{CANL(R)}}$	隐性输出电压 总线偏置激活		TXD = V_{IO} , $R_L =$ 开路 (无负载), $R_{\text{CM}} =$ 开路 请参阅图 6-1 和图 6-4		2	3	V
$V_{\text{CANH(R)}}$ $V_{\text{CANL(R)}}$	隐性输出电压 总线偏置激活	隐性输出电压 总线偏置激活	TXD = V_{IO} , $45\ \Omega \leq R_L \leq 65\ \Omega$, $C_L =$ 开路, $C_{\text{SPLIT}} = 4.7\text{nF}$ 请参阅图 6-1 和图 6-4		2.256	2.756	V
V_{SYM}	驱动器对称性 总线偏置激活 ($V_{\text{O(CANH)}} + V_{\text{O(CANL)}})/V_{\text{CC}}$		nSTB = V_{IO} , $R_L = 45\ \Omega \leq R_L \leq 65\ \Omega$, $C_{\text{SPLIT}} = 4.7\text{nF}$, $C_L =$ 开路, $R_{\text{CM}} =$ 开路, TXD = 250kHz、1MHz、2.5MHz 请参阅图 6-1 和图 6-4		0.95	1.05	V/V
$V_{\text{SYM_DC}}$	直流驱动器对称性 总线偏置激活 $V_{\text{CC}} - V_{\text{O(CANH)}} - V_{\text{O(CANL)}}$		nSTB = V_{IO} , $R_L = 45\ \Omega \leq R_L \leq 65\ \Omega$, $C_L =$ 开路 请参阅图 6-1 和图 6-4		-300	300	mV
$V_{\text{DIFF(D)}}$	差分输出电压 总线偏置激活 显性	CANH - CANL	nSTB = V_{IO} , TXD = 0V, $45\ \Omega \leq R_L \leq 65\ \Omega$, $C_L =$ 开路 请参阅图 6-1 和图 6-4		1.5	3	V
		CANH - CANL	nSTB = V_{IO} , TXD = 0V, $45\ \Omega \leq R_L \leq 70\ \Omega$, $C_L =$ 开路 请参阅图 6-1 和图 6-4		1.5	3.3	V
		CANH - CANL	nSTB = V_{IO} , TXD = 0V, $R_L = 2240\ \Omega$, $C_L =$ 开路 请参阅图 6-1 和图 6-4		1.5	5	V
$V_{\text{DIFF(R)}}$	差分输出电压 总线偏置激活 隐性	CANH - CANL	nSTB = V_{IO} , TXD = V_{IO} , $45\ \Omega \leq R_L \leq 65\ \Omega$, $C_L =$ 开路, $C_{\text{SPLIT}} = 4.7\text{nF}$ 请参阅图 6-1 和图 6-4		-50	50	mV
$V_{\text{DIFF(R)}}$	差分输出电压 总线偏置激活 隐性	CANH - CANL	nSTB = V_{IO} , TXD = V_{IO} , $R_L =$ 开路, $C_L =$ 开路 请参阅图 6-1 和图 6-4		-50	50	mV
$V_{\text{CANH(INACT)}}$	总线偏置未激活时 CANH 上的总线输出电压		nSTB = 0V, TXD = V_{IO} , $R_L =$ 开路 (无负载), $C_L =$ 开路 请参阅图 6-1 和图 6-4		-0.1	0.1	V
$V_{\text{CANL(INACT)}}$	总线偏置未激活时 CANL 上的总线输出电压		nSTB = 0V, TXD = V_{IO} , $R_L =$ 开路 (无负载), $C_L =$ 开路 请参阅图 6-1 和图 6-4		-0.1	0.1	V
$V_{\text{DIFF(INACT)}}$	总线偏置未激活时 CANH - CANL (隐性) 上的总线输出电压		nSTB = 0V, TXD = V_{IO} , $R_L =$ 开路 (无负载), $C_L =$ 开路 请参阅图 6-1 和图 6-4		-0.2	0.2	V
$I_{\text{CANH(OS)}}$	短路稳态输出电流, 显性, CANH		nSTB = V_{IO} , TXD = 0V $-15\text{V} \leq V_{\text{(CANH)}} \leq 40\text{V}$ 请参阅图 6-1 和图 6-8		-100		mA
$I_{\text{CANL(OS)}}$	短路稳态输出电流, 显性, CANL		nSTB = V_{IO} , TXD = 0V $-15\text{V} \leq V_{\text{(CANL)}} \leq 40\text{V}$ 请参阅图 6-1 和图 6-8			100	mA
$I_{\text{OS(REC)}}$	短路稳态输出电流 总线偏置激活 隐性		nSTB = V_{IO} , $V_{\text{BUS}} = \text{CANH} = \text{CANL}$ $-27\text{V} \leq V_{\text{BUS}} \leq 42\text{V}$ 请参阅图 6-1 和图 6-8		-3	3	mA
$R_{\text{SE_ACT_REC}}$	主动隐性驱动阶段的单端 SIC 阻抗 (CANH 到共模偏置, CANL 到共模偏置)		$2\text{V} \leq V_{\text{CANH,CANL}} \leq V_{\text{CC}} - 2\text{V}$ $-12\text{V} \leq V_{\text{O(D)}} \leq 12\text{V}$ 请参阅图 6-11		37.5	66.5	Ω
$R_{\text{DIFF_ACT_RE C}}$	主动隐性驱动阶段的差分输入电阻 (CANH 至 CANL)		$2\text{V} \leq V_{\text{CANH,CANL}} \leq V_{\text{CC}} - 2\text{V}$ 请参阅图 6-11		75	133	Ω

TCAN1473-Q1

ZHCSWQ3 - JULY 2024

5.8 电气特性 (续)

 在建议工作条件下, $T_J = -40^{\circ}\text{C}$ 至 150°C (除非另外说明)。所有典型值均在 25°C 、 $V_{\text{SUP}} = 12\text{V}$ 、 $V_{\text{IO}} = 3.3\text{V}$ 、 $V_{\text{CC}} = 5\text{V}$ 且 $R_L = 60\ \Omega$ 条件下获得

参数		测试条件	最小值	典型值	最大值	单位
CAN 接收器特性						
$V_{\text{IT(DOM)}}$	接收器显性状态输入电压范围 总线偏置激活	$n\text{STB} = V_{\text{IO}}$, $-12\text{V} \leq V_{\text{CM}} \leq 12\text{V}$ 请参阅图 6-5 和表 7-6	0.9		8	V
$V_{\text{IT(REC)}}$	接收器隐性状态输入电压范围 总线偏置激活		-3		0.5	V
V_{HYS}	输入的迟滞电压阈值 总线偏置激活	$n\text{STB} = V_{\text{IO}}$ 请参阅图 6-5 和表 7-6		135		mV
$V_{\text{DIFF(DOM)}}$	接收器显性状态输入电压范围 总线偏置未激活	$n\text{STB} = 0\text{V}$, $-12\text{V} \leq V_{\text{CM}} \leq 12\text{V}$ 请参阅图 6-5 和表 7-6	1.150		8	V
$V_{\text{DIFF(REC)}}$	接收器隐性状态输入电压范围 总线偏置未激活		-3		0.4	V
V_{CM}	共模范围	$n\text{STB} = V_{\text{IO}}$ 请参阅图 6-5 和表 7-6	-12		12	V
$I_{\text{OFF(LKG)}}$	断电 (未供电) 时的总线输入漏电流	$V_{\text{SUP}} = 0\text{V}$, $\text{CANH} = \text{CANL} = 5\text{V}$			4.5	μA
C_1	对地输入电容 (CANH 或 CANL) ⁽¹⁾	$\text{TXD} = V_{\text{CC}} = V_{\text{IO}}$			40	pF
C_{ID}	差分输入电容 ⁽¹⁾	$\text{TXD} = V_{\text{CC}} = V_{\text{IO}}$			20	pF
R_{ID}	差分输入电阻	$\text{TXD} = V_{\text{CC}} = V_{\text{IO}} = 5\text{V}$, $n\text{STB} = 5\text{V}$	30		100	k Ω
R_{IN}	输入电阻 (CANH 或 CANL)	$-12\text{V} \leq V_{\text{CM}} \leq 12\text{V}$	15		50	k Ω
$R_{\text{IN(M)}}$	输入电阻匹配: $[1 - R_{\text{IN(CANH)}} / R_{\text{IN(CANL)}}] \times 100\%$	$V_{\text{(CANH)}} = V_{\text{(CANL)}} = 5\text{V}$	-3		3	%
R_{CBF}	总线故障电路的有效差分负载阻抗范围	$R_{\text{CM}} = R_L$, $C_L = \text{开路}$	45		70	Ω
TXD 特性						
V_{IH}	高电平输入电压		0.7			V_{IO}
V_{IL}	低电平输入电压				0.3	V_{IO}
I_{IH}	高电平输入漏电流	$\text{TXD} = V_{\text{IO}} = 5.5\text{V}$	-2.5		1	μA
I_{IL}	低电平输入漏电流	$\text{TXD} = 0\text{V}$, $V_{\text{IO}} = 5.5\text{V}$	-137		-2.5	μA
$I_{\text{LKG(OFF)}}$	未供电时的漏电流	$\text{TXD} = 5.5\text{V}$, $V_{\text{SUP}} = V_{\text{IO}} = 0\text{V}$	-1		1	μA
R_{PU}	V_{IO} 的上拉电阻		40	60	80	k Ω
C_1	输入电容	$V_{\text{IN}} = 0.4 \times \sin(2 \times \pi \times 2 \times 10^6 \times t) + 2.5\text{V}$		5		pF
RXD 特性						
V_{OH}	高电平输出电压	$I_O = -2\text{mA}$	0.8			V_{IO}
V_{OL}	低电平输出电压	$I_O = 2\text{mA}$			0.2	V_{IO}
$I_{\text{LKG(OFF)}}$	未供电时的漏电流	$\text{RXD} = 5.5\text{V}$, $V_{\text{SUP}} = V_{\text{IO}} = 0\text{V}$	-1		1	μA
nSTB 特性						
V_{IH}	高电平输入电压		0.7			V_{IO}
V_{IL}	低电平输入电压				0.3	V_{IO}
I_{IH}	高电平输入漏电流	$n\text{STB} = V_{\text{IO}} = 5.5\text{V}$	0.5		137	μA
I_{IL}	低电平输入漏电流	$n\text{STB} = 0\text{V}$, $V_{\text{IO}} = 5.5\text{V}$	-1		1	μA
$I_{\text{LKG(OFF)}}$	未供电时的漏电流	$n\text{STB} = 5.5\text{V}$, $V_{\text{IO}} = 0\text{V}$	-1		1	μA
R_{PD}	至 GND 的下拉电阻		40	60	80	k Ω
nFAULT 特性						
V_{OH}	高电平输出电压	$I_O = -2\text{mA}$ 图 6-3	0.8			V_{IO}
V_{OL}	低电平输出电压	$I_O = 2\text{mA}$			0.2	V_{IO}
$I_{\text{LKG(OFF)}}$	未供电时的漏电流	$n\text{FAULT} = 5.5\text{V}$, $V_{\text{IO}} = 0\text{V}$	-1		1	μA
EN 特性						

5.8 电气特性 (续)

在建议工作条件下, $T_J = -40^{\circ}\text{C}$ 至 150°C (除非另外说明)。所有典型值均在 25°C 、 $V_{\text{SUP}} = 12\text{V}$ 、 $V_{\text{IO}} = 3.3\text{V}$ 、 $V_{\text{CC}} = 5\text{V}$ 且 $R_L = 60\ \Omega$ 条件下获得

参数		测试条件	最小值	典型值	最大值	单位
V_{IH}	高电平输入电压		0.7			V_{IO}
V_{IL}	低电平输入电压				0.3	V_{IO}
I_{IH}	高电平输入漏电流	$\text{EN} = V_{\text{CC}} = V_{\text{IO}} = 5.5\text{V}$	0.5		137	μA
I_{IL}	低电平输入漏电流	$\text{EN} = 0\text{V}$, $V_{\text{CC}} = V_{\text{IO}} = 5.5\text{V}$	-1		1	μA
$I_{\text{LKG(OFF)}}$	未供电时的漏电流	$\text{EN} = 5.5\text{V}$, $V_{\text{CC}} = V_{\text{IO}} = 0\text{V}$	-1		1	μA
R_{PD}	至 GND 的下拉电阻		40	60	80	$\text{k}\Omega$
WAKE 特性						
V_{IH}	高电平输入电压	睡眠模式	$V_{\text{SUP}} - 2$			V
V_{IL}	低电平输入电压			$V_{\text{SUP}} - 3.5$		V
I_{IH}	高电平输入漏电流	$\text{WAKE} = V_{\text{SUP}} - 1\text{V}$	-3			μA
I_{IL}	低电平输入漏电流	$\text{WAKE} = 1\text{V}$			3	μA
INH 特性						
ΔV_{H}	从 V_{SUP} 至 INH 的高电平电压降 ($V_{\text{SUP}} - V_{\text{INH}}$)	$I_{\text{INH}} = -6\text{mA}$		0.5	1	V
$I_{\text{LKG(INH)}}$	睡眠模式漏电流	$\text{INH} = 0\text{V}$	-0.5		0.5	μA
R_{PD}	下拉电阻	睡眠模式	2.5	4	6	$\text{M}\Omega$

(1) 根据设计指定并通过工作台表征来验证

5.9 时序要求

在建议工作条件下, $T_J = -40^{\circ}\text{C}$ 至 150°C (除非另外说明)。所有典型值均在 25°C 、 $V_{\text{SUP}} = 12\text{V}$ 、 $V_{\text{IO}} = 3.3\text{V}$ 、 $V_{\text{CC}} = 5\text{V}$ 且 $R_L = 60\ \Omega$ 条件下获得

参数		测试条件	最小值	典型值	最大值	单位
电源特性						
t_{PWURUP}	在 $V_{\text{SUP}} \geq \text{UV}_{\text{SUP(R)}}$ 之后 INH 活动所需的时间	请参阅图 6-10		340		μs
t_{UV}	V_{CC} 和 V_{IO} 欠压滤波时间 ⁽¹⁾	$V_{\text{CC}} \leq \text{UV}_{\text{CC}}$ 或 $V_{\text{IO}} \leq \text{UV}_{\text{IO}}$	100		350	ms
$t_{\text{UV(RE-ENABLE)}}$	发生欠压事件后重新使能所需的时间 ⁽¹⁾	发生 UV_{CC} 或 UV_{IO} 欠压事件后器件恢复正常运行所需的时间			200	μs
器件特性						
$t_{\text{PROP(LOOP1)}}$	总循环延迟, 驱动器输入 (TXD) 至接收器输出 (RXD), 隐性状态至显性状态	$R_L = 60\ \Omega$, $C_L = 100\text{pF}$, $C_{\text{L(RXD)}} = 15\text{pF}$ 请参阅图 6-6		100	190	ns
$t_{\text{PROP(LOOP2)}}$	总环路延迟, 驱动器输入 (TXD) 到接收器输出 (RXD), 显性状态至隐性状态	$R_L = 60\ \Omega$, $C_L = 100\text{pF}$, $C_{\text{L(RXD)}} = 15\text{pF}$ 请参阅图 6-6		110	190	ns
$t_{\text{WK(TIMEOUT)}}$	总线唤醒超时值 ⁽¹⁾		0.8		2	ms
$t_{\text{WK(FILTER)}}$	满足唤醒请求滤波总线要求的总线时间 ⁽¹⁾		0.5		0.95	μs
t_{SILENCE}	总线空闲超时 ⁽¹⁾	当总线从显性状态变为隐性状态时, 计时器会复位并重新启动, 反之亦然	0.6		1.2	s
t_{BIAS}	总线偏置反应时间 ⁽¹⁾	从显性-隐性-显性序列开始 (每个阶段 $6\ \mu\text{s}$) 到 $V_{\text{SYM}} \geq 0.1$ 之间测得			200	μs
t_{CBF}	总线故障检测时间	$45\ \Omega \leq R_{\text{CM}} \leq 70\ \Omega$ $C_L = \text{开路}$	2.5			μs
$t_{\text{WAKE_HT}}$	在 WAKE 引脚的上升沿或下降沿之后 WAKE 引脚电压应保持稳态来识别 LWU 的保持时间		5		50	μs
模式更改特性						
$t_{\text{INH_SLP_STB}}$	从发生 WUP 或 LWU 事件到 INH 有效所需的时间 ⁽¹⁾				100	μs
t_{MODE1}	模式更改时间, 从离开睡眠模式到进入正常模式或静音模式的时间 ⁽¹⁾	从 V_{CC} 和 V_{IO} 超过 UV 阈值到进入正常模式或静音模式所测得的时间。			20	μs
t_{MODE2}	正常模式、静音模式和待机模式之间以及从睡眠模式到待机模式的模式更改时间 ⁽¹⁾	正常模式、静音模式和待机模式之间以及从睡眠模式到待机模式的模式更改时间			10	μs

5.9 时序要求 (续)

在建议工作条件下, $T_J = -40^{\circ}\text{C}$ 至 150°C (除非另外说明)。所有典型值均在 25°C 、 $V_{\text{SUP}} = 12\text{V}$ 、 $V_{\text{IO}} = 3.3\text{V}$ 、 $V_{\text{CC}} = 5\text{V}$ 且 $R_L = 60\ \Omega$ 条件下获得

参数		测试条件	最小值	典型值	最大值	单位
$t_{\text{GOTOSLEEP}}$	转换到睡眠模式所需的最小保持时间 ⁽¹⁾	EN = H 且 nSTB = L	20		50	μs

(1) 根据设计指定并通过工作台表征来验证

5.10 开关特性

在建议工作条件下, $T_J = -40^{\circ}\text{C}$ 至 150°C (除非另外说明)。所有典型值均在 25°C 、 $V_{\text{SUP}} = 12\text{V}$ 、 $V_{\text{IO}} = 3.3\text{V}$ 、 $V_{\text{CC}} = 5\text{V}$ 且 $R_L = 60\ \Omega$ 条件下获得

参数		测试条件	最小值	典型值	最大值	单位
驱动器特性						
$t_{\text{prop(TxD-busdom)}}$	传播延迟时间, 高电平到低电平的 TXD 边沿到总线显性状态 (隐性状态到显性状态)	$R_L = 60\ \Omega$, $C_L = 100\text{pF}$, $R_{\text{CM}} = \text{开路}$ 请参阅图 6-4			80	ns
$t_{\text{prop(TxD-busrec)}}$	传播延迟时间, 低电平到高电平的 TXD 边沿到总线隐性状态 (显性状态到隐性状态)				80	ns
$t_{\text{sk(p)}}$	脉冲偏斜 ($ t_{\text{prop(TxD-busdom)}} - t_{\text{prop(TxD-busrec)}} $)			3		ns
t_{R}	差分输出信号上升时间	$R_L = 60\ \Omega$, $C_L = 100\text{pF}$, $R_{\text{CM}} = \text{开路}$ 请参阅图 6-4		25		ns
t_{F}	差分输出信号下降时间			25		ns
t_{TXDDTO}	显性超时	TXD = 0V, $R_L = 60\ \Omega$, $C_L = \text{开路}$ 请参阅图 6-7	1.2		3.8	ms
接收器特性						
$t_{\text{prop(busdom-RxD)}}$	传播延迟时间, 总线显性输入到 RxD 低电平输出	$C_{\text{L(RxD)}} = 15\text{pF}$ 请参阅图 6-5			110	ns
$t_{\text{prop(busrec-RxD)}}$	传播延迟时间, 总线隐性输入到 RxD 高电平输出				110	ns
t_{R}	输出信号上升时间 (RXD)	$C_{\text{L(RxD)}} = 15\text{pF}$ 请参阅图 6-5		3		ns
t_{F}	输出信号下降时间 (RXD)			3		ns
t_{BUSDOM}	显性超时	$R_L = 60\ \Omega$, $C_L = \text{开路}$ 请参阅图 6-7	1.4		3.8	ms
CAN FD 信号改善特性						
$t_{\text{PAS_REC_START}}$	被动隐性阶段的开始时间	$R_L = 45\ \Omega$ 至 $65\ \Omega$, $C_{\text{L1}} = \text{开路}$, $C_{\text{L2}} = 100\text{pF}$, $C_{\text{L(RxD)}} = 15\text{pF}$ 在 50% 阈值且斜率 $< 5\text{ns}$ 时的 TXD 上升沿开始测量, 持续到信号改善阶段结束; $R_{\text{DIFF_PAS_REC}} \geq \text{MIN } R_{\text{DIFF_ACT_REC}}$; $R_{\text{SE_CANHL}} \geq \text{MIN } R_{\text{SE_SIC_REC}}$			530	ns
$t_{\text{SIC_START}}$	主动信号改善阶段的开始时间	$R_L = 45\ \Omega$ 至 $65\ \Omega$, $C_{\text{L1}} = \text{开路}$, $C_{\text{L2}} = 100\text{pF}$, $C_{\text{L(RxD)}} = 15\text{pF}$ 在 50% 阈值且斜率 $< 5\text{ns}$ 时的 TXD 上升沿开始测量, 持续到主动信号改善阶段开始			120	ns
$t_{\text{SIC_END}}$	主动信号改善阶段的结束时间	$R_L = 45\ \Omega$ 至 $65\ \Omega$, $C_{\text{L1}} = \text{开路}$, $C_{\text{L2}} = 100\text{pF}$, $C_{\text{L(RxD)}} = 15\text{pF}$ 在 50% 阈值且斜率 $< 5\text{ns}$ 时的 TXD 上升沿开始测量, 持续到主动信号改善阶段结束	355			ns
$t_{\Delta \text{Bit(Bus)}}$	发送的位宽时间差	总线隐性位长度相对于 TxD 位长度的变化, 请参阅图 6-6 $t_{\Delta \text{Bit(Bus)}} = t_{\text{Bit(Bus)}} - t_{\text{Bit(TxD)}}$, $t_{\text{Bit(TxD)}} \geq 200\text{ns}$ $R_L = 45\ \Omega$ 至 $65\ \Omega$, $C_{\text{L1}} = \text{开路}$, $C_{\text{L2}} = 100\text{pF}$, $C_{\text{L(RxD)}} = 15\text{pF}$	-10		10	ns

5.10 开关特性 (续)

在建议工作条件下, $T_J = -40^{\circ}\text{C}$ 至 150°C (除非另外说明)。所有典型值均在 25°C 、 $V_{\text{SUP}} = 12\text{V}$ 、 $V_{\text{IO}} = 3.3\text{V}$ 、 $V_{\text{CC}} = 5\text{V}$ 且 $R_L = 60\ \Omega$ 条件下获得

参数		测试条件	最小值	典型值	最大值	单位
$t_{\Delta\text{Bit}(\text{RxD})}$	接收的位宽时间差	RxD 隐性位长度相对于 TXD 位长度的变化, 请参阅图 6-6 $t_{\Delta\text{Bit}(\text{RxD})} = t_{\text{Bit}(\text{RxD})} - t_{\text{Bit}(\text{TxD})}$, $t_{\text{Bit}(\text{TxD})} \geq 200\text{ns}$ $R_L = 45\ \Omega$ 至 $65\ \Omega$, $C_{L1} =$ 开路, $C_{L2} = 100\text{pF}$, $C_{L(\text{RxD})} = 15\text{pF}$	-30		20	ns
$t_{\Delta\text{REC}}$	接收器时间对称性	RxD 隐性位长度相对于总线位长度的变化, 请参阅图 6-6 $t_{\Delta\text{REC}} = t_{\text{Bit}(\text{RxD})} - t_{\text{Bit}(\text{Bus})}$, $t_{\text{Bit}(\text{TxD})} \geq 200\text{ns}$ $R_L = 45\ \Omega$ 至 $65\ \Omega$, $C_{L1} =$ 开路, $C_{L2} = 100\text{pF}$, $C_{L(\text{RxD})} = 15\text{pF}$	-20		15	ns

6 参数测量信息




图 6-1. 共模偏置单元和接收器




图 6-2. 测试电路




图 6-3. 电源测试电路

ADVANCE INFORMATION




图 6-4. 驱动器测试电路与测量




图 6-5. 接收器测试电路与测量




图 6-6. 发送器和接收器时序行为测试电路和测量




图 6-7. TXD 显性超时测试电路与测量




图 6-8. 驱动器短路电流测试与测量




图 6-9. 偏置反应时间测量




图 6-10. 上电时序




图 6-11. 主动和被动隐性阶段的 SIC 时序和阻抗

7 详细说明

7.1 概述

TCAN1473-Q1 是一款高速控制器局域网 (CAN) 收发器，符合 ISO 11898-2:2024 CAN-FD 和信号改善功能以及 CiA 601-4 高速 CAN 规范的物理层要求。TCAN1473-Q1 与数据速率无关，因此向后兼容，可支持传统 CAN 应用，同时还支持高达 8 兆位/秒 (Mbps) 的 CAN FD 网络。

该收发器有三个独立的电源输入， V_{SUP} 、 V_{CC} 和 V_{IO} 。通过使用 V_{IO} ，TCAN1473-Q1 可以直接连接至 1.8V、2.5V、3.3V 或 5V 控制器，而无需电平转换器。TCAN1473-Q1 可通过 INH 输出引脚选择性地启用系统中可能存在的各种电源，从而减少整个系统级别的电池电流消耗。这使得在低电流睡眠状态中，功率传送到除 TCAN1473-Q1 以外的所有系统元件，而该器件则仍然处于低功耗状态，并对 CAN 总线进行监控。在总线上检测到唤醒模式或通过 WAKE 输入请求本地唤醒时，通过将 INH 输出驱动至高电平来启动节点。

TCAN1473-Q1 包括许多保护和诊断功能，包括欠压检测、CAN 总线故障检测、电池连接检测、热关断 (TSD)、驱动器显性超时 (TXD DTO) 和高达 $\pm 58V$ 的总线故障保护。

7.1.1 信号改善

TCAN1473-Q1 包括信号改善功能 (SIC)，该功能通过更大限度减少信号振铃来提高复杂星型拓扑中可实现的最大数据速率。出现信号振铃的原因是，复杂 CAN 网络中各点的阻抗不匹配，进而引起反射。

图 7-1 展示了一个星形网络的示例。




图 7-1. CAN 网络：星型拓扑

隐性到显性信号边沿通常是干净的，因为它由发送器强力驱动。CAN 收发器的发送器输出阻抗为 $R_{ID(dom)}$ ，与网络特性阻抗匹配。对于常规 CAN FD 收发器，当驱动器输出阻抗变为约 $60k\Omega$ ，且反射回来的信号遇到阻抗不匹配而导致振铃时，便会出现显性到隐性边沿。TCAN1473-Q1 通过基于 TX 的信号改善功能 (SIC) 解决了此问题。TCAN1473-Q1 在 $t_{SIC_TX_base}$ 时间内继续强力驱动总线呈现隐性，以便尽可能减少反射，并且采样点处的隐性位很干净。在主动隐性阶段，发送器输出阻抗较低 ($R_{ID(active_rec)}$)。在此阶段之后，器件进入被动隐性阶段，驱动器在此阶段进入高阻抗状态。有关该现象的说明，请参阅图 7-2。有关进一步信息，请参阅有关 SIC 如何释放 CAN-FD 收发器真正潜力的白皮书。




图 7-2. 基于 TX 的信号改善功能

7.2 功能方框图

ADVANCE INFORMATION




图 7-3. TCAN1473-Q1 功能方框图

7.3 特性说明

7.3.1 电源引脚

TCAN1473-Q1 使用三个独立电源输入来调节器件的不同部分。

7.3.1.1 V_{SUP} 引脚

此引脚连接到电池电源。该引脚为支持数字内核和低功耗 CAN 接收器的内部稳压器提供电源。

7.3.1.2 V_{CC} 引脚

此引脚为 CAN 收发器提供 5V 电源电压。

7.3.1.3 V_{IO} 引脚

此引脚提供数字 I/O 电压以匹配 CAN FD 控制器 I/O 电压。它支持 1.7V 至 5.5V 的 I/O 电压，可以适配多种控制器的需求。

7.3.2 数字输入与输出

7.3.2.1 TXD 引脚

TXD 是从 CAN FD 控制器到 TCAN1473-Q1 的逻辑电平输入信号，以 V_{IO} 为基准。TXD 偏置到 V_{IO} 电平，以便在引脚悬空时强制采用隐性输入。

7.3.2.2 RXD 引脚

RXD 是从 TCAN1473-Q1 到 CAN FD 控制器的逻辑电平信号输出，以 V_{IO} 为基准。一旦存在有效的 V_{IO} ，RXD 引脚便会驱动为 V_{IO} 电平来作为逻辑高电平输出。

发生上电或唤醒事件时，RXD 引脚会拉至低电平。

7.3.2.3 nFAULT 引脚

nFAULT 是从 TCAN1473-Q1 到 CAN FD 控制器的逻辑电平输出信号，以 V_{IO} 为基准。nFAULT 输出驱动为 V_{IO} 电平，作为逻辑高电平输出。

nFAULT 输出用于将 TCAN1473-Q1 状态指示标志传输到 CAN FD 控制器。有关通过 nFAULT 引脚在外部指示的特定故障场景，请参阅表 7-1。

7.3.2.4 EN 引脚

EN 是从 CAN FD 控制器到 TCAN1473-Q1 的逻辑电平输入信号，以 V_{IO} 为基准。EN 输入引脚与 nSTB 引脚共同用于模式选择。EN 在内部拉至低电平，防止系统功耗过大和出现错误的唤醒事件。

7.3.2.5 nSTB 引脚

nSTB 是从 CAN FD 控制器到 TCAN1473-Q1 的逻辑电平输入信号，以 V_{IO} 为基准。nSTB 输入引脚与 EN 引脚共同用于模式选择。nSTB 在内部拉至低电平，防止系统功耗过大和出现错误的唤醒事件。

7.3.3 GND

GND 是收发器的接地引脚，必须连接到 PCB 接地端。

7.3.4 INH 引脚

INH 引脚是高电压输出。它可用于控制外部稳压器。这些稳压器通常用于支持微处理器和 V_{IO} 引脚。除了睡眠模式外，INH 功能在所有其他模式下均打开。在睡眠模式下，INH 引脚会关闭，并进入高阻抗状态。这允许在睡眠模式下将该节点置于最低功耗状态。可以向 INH 输出添加一个 100k Ω 负载，以便可以快速从驱动的高电平状态转换到低电平状态，并在引脚悬空时强制该引脚保持低电平。

该端子应视为高电压逻辑端子，而不是电源输出。应将 INH 引脚用于驱动系统电源管理器件的 EN 端子，而不用作电源管理本身的开关。该端子不受电池反向保护，因此不得连接到系统模块外部。

7.3.5 WAKE 引脚

WAKE 引脚是一个高电压反向阻断输入，用于本地唤醒 (LWU) 功能。WAKE 引脚为双向边沿触发，并可在 WAKE 引脚转换的上升沿或下降沿识别本地唤醒 (LWU)。通过 WAKE 输入端子实现本地唤醒 (LWU) 部分进一步说明了 LWU 功能。

7.3.6 CAN 总线引脚

这些是 CAN 高电平和 CAN 低电平 (CANH 和 CANL) 差分总线引脚。这些引脚在内部连接到 CAN 收发器和低电压唤醒接收器。

7.3.7 故障

7.3.7.1 内部和外部故障指示灯

实施以下器件状态指示标志，以便使 MCU 可以确定器件和系统的状态。除了故障外，nFAULT 端子还用于指示 V_{SUP} 电池端子上的唤醒请求和冷上电序列，以便系统可以执行任何必要的诊断或冷启动序列。RXD 端子指示唤醒请求，故障会多路复用 (进行“或”运算) 到 nFAULT 输出。

表 7-1. TCAN1473-Q1 收发器状态指示器

事件	标志名称	原因	指示 ⁽¹⁾	清除标志	注释
上电	<i>PWRON</i>	为 V_{SUP} 加电并在 V_{SUP} 低于 UV_{SUP} 后为其任何恢复加电	从待机模式或睡眠模式进入静音模式时, $nFAULT =$ 低电平	转换到正常模式后	冷启动条件会生成本地唤醒 <i>WAKERQ</i> 、 <i>WAKESR</i> 和 <i>PWRON</i> 标志。
唤醒请求	<i>WAKERQ</i> ⁽²⁾	CAN 总线上的唤醒事件、 <i>WAKE</i> 引脚上的状态转换或初始上电	进入待机模式时唤醒之后, $nFAULT = RXD =$ 低电平	在转换到正常模式之后或 $V_{CC} < UV_{CC(F)}$ 或 $V_{IO} < UV_{IO(F)}$ 的时间 $t \geq t_{UV}$	唤醒请求只能设置为从待机、进入睡眠或睡眠模式唤醒。复位 UV_{VCC} 或 UV_{VIO} 的计时器。
唤醒源识别 ⁽³⁾	<i>WAKESR</i>		进入正常模式时可用 ⁽⁴⁾ $nFAULT =$ 低电平表示 <i>WAKE</i> 引脚的本地唤醒事件 $nFAULT =$ 高电平表示 CAN 总线的远程唤醒事件	在正常模式下 <i>TXD</i> 上的四个隐性到显性边沿后, 离开正常模式, 或 $V_{CC} < UV_{CC(F)}$ 或 $V_{IO} < UV_{IO(F)}$ 的时间 $t \geq t_{UV}$	冷启动条件会生成本地唤醒 <i>WAKERQ</i> 、 <i>WAKESR</i> 和 <i>PWRON</i> 标志。
<i>INH_MASK</i> 更改	<i>INHMASK</i>	已更改 <i>INH_MASK</i> 值	进入静音模式后, $nFAULT =$ 低电平	转换到正常、待机、进入睡眠或睡眠模式	要将 $nFAULT$ 用作标志指示, 在改变 <i>INH_MASK</i> 状态之前, $nFAULT$ 必须为高电平 (例如, 没有发生预先存在的故障)
欠压	UV_{CC}	$V_{CC} < UV_{CC(F)}$	未在外部注明	$V_{CC} > UV_{CC(R)}$, 或发生唤醒请求	
	UV_{IO}	$V_{IO} < UV_{IO(F)}$	未在外部注明	$V_{IO} > UV_{IO(R)}$, 或发生唤醒请求	
	UV_{SUP}	$V_{SUP} < UV_{SUP(F)}$	未在外部注明	$V_{SUP} > UV_{SUP(R)}$	在 $V_{SUP} > UV_{SUP(R)}$ 之后, V_{SUP} 欠压事件会生成冷启动条件
CAN 总线故障	<i>CBF</i>	请参阅 CAN 总线故障	仅在正常模式下 $nFAULT =$ 低电平 ⁽⁵⁾	在离开正常模式时, 或者在正常模式下, <i>TXD</i> 引脚连续四次显性到隐性转换中未检测到 CAN 总线故障	CAN 总线故障必须在连续四次显性到隐性转换中持续存在
局部故障	<i>TXDDTO</i>	<i>TXD</i> 显性超时, $t \geq t_{TXDDTO}$ 时的显性 (低电平) 信号	从正常模式进入静音模式时, $nFAULT =$ 低电平	$RXD =$ 低电平, $TXD =$ 高电平, $TXD =$ 高电平, 且模式转换为正常、待机、进入睡眠或睡眠模式	CAN 驱动器保持禁用状态, 直到 <i>TXDDTO</i> 清除为止。在 <i>TXDDTO</i> 故障期间, CAN 接收器会保持活动状态
	<i>TXDRXD</i>	在 $t \geq t_{TXDDTO}$ 时, <i>TXD</i> 和 <i>RXD</i> 引脚短接在一起			CAN 驱动器保持禁用状态, 直到 <i>TXDRXD</i> 清除为止。在 <i>TXDRXD</i> 故障期间, CAN 接收器会保持活动状态
	<i>CANDOM</i>	当收到显性总线信号且 $t \geq t_{BUSDOM}$ 时, CAN 总线显性故障		$RXD =$ 高电平, 或者转换到正常、待机、进入睡眠或睡眠模式	在 <i>CANDOM</i> 故障期间, CAN 驱动器会保持启用
	<i>TSD</i>	热关断, $T_J \geq T_{SDR}$		$T_J < T_{SDF}$ 且 $RXD =$ 低电平和 $TXD =$ 高电平, 或者转换到正常、待机、进入睡眠或睡眠模式	CAN 驱动器保持禁用状态, 直到 <i>TSD</i> 事件清除为止

- (1) 存在 V_{IO} 和 V_{SUP}
- (2) 在清除 *WAKERQ* 标志之前, 系统会阻止转换到进入睡眠模式
- (3) 唤醒源识别反映第一个唤醒源。如果发生额外的唤醒事件, 源仍指示原始唤醒源
- (4) 指示仅在正常模式下可用, 直至清除标志
- (5) 在 *TXD* 上的四个显性到隐性边沿之后指示 CAN 总线故障标志

7.3.7.1.1 上电 (*PWRON* 标志)

这是一个内部和外部标志, 可用于控制系统的上电序列。当有新的电池连接到收发器时, 设置 *PWRON* 标志, 表示冷启动条件。TCAN1473-Q1 将 V_{SUP} 上的任何欠压条件 ($V_{SUP} < UV_{SUP(F)}$) 视为冷启动。因此, 当满足 $V_{SUP} > UV_{SUP(R)}$ 条件时, TCAN1473-Q1 会设置 *PWRON* 标志, 系统可以使用该标志进入仅在冷启动状况下调用的例程。从待机模式或睡眠模式进入静音模式后, $nFAULT$ 驱动为低电平来指示 *PWRON* 标志。在转换到正常模式后清除此标志。




图 7-4. 通过进入静音模式来区分 PWRON 和唤醒请求

7.3.7.1.2 唤醒请求 (WAKERQ 标志)

这是一个内部和外部标志，可在待机模式、进入睡眠模式或睡眠模式下设置。当发生有效的本地唤醒 (LWU) 请求或发生有效的远程唤醒请求时，或者在 V_{SUP} 上电时，会设置此标志。设置此标志会清除用于 UV_{CC} 或 UV_{IO} 故障检测的 t_{UV} 计时器。在进入正常模式或在 V_{CC} 或 V_{IO} 上发生欠压事件期间，清除此标志。

7.3.7.1.3 欠压故障

TCAN1473-Q1 器件在所有电源端子上实现欠压检测电路： V_{SUP} 、 V_{CC} 和 V_{IO} 。欠压标志是内部指示标志，不会在 nFAULT 输出引脚上进行指示。

7.3.7.1.3.1 V_{SUP} 欠压

当 V_{SUP} 上的电压降至欠压检测电压阈值 UV_{SUP} 以下时， UV_{SUP} 被置位。一旦 $V_{SUP} > UV_{SUP(R)}$ ，则设置 PWRON 和 WAKERQ 标志。

7.3.7.1.3.2 V_{CC} 欠压

当 V_{CC} 上的电压降至欠压检测电压阈值 UV_{CC} 以下且持续时间超过欠压滤波时间 t_{UV} 时， UV_{CC} 被置位。

7.3.7.1.3.3 V_{IO} 欠压

当 V_{IO} 上的电压降至欠压检测电压阈值 UV_{IO} 以下且持续时间超过欠压滤波时间 t_{UV} 时， UV_{IO} 被置位。

7.3.7.1.4 CAN 总线故障 (CBF 标志)

TCAN1473-Q1 器件可检测以下六种故障情况，并将 nFAULT 引脚设置为低电平来作为中断，以便在存在 CAN 总线故障时通知控制器并采取行动。在 CAN 总线上传输显性信号时检测到这些故障。如果这些故障情况之一持续四次连续显性位至隐性位转换，则 nFAULT 会通过将 nFAULT 引脚驱动为低电平，指示正常模式下的 CAN 总线故障标志。CAN 总线驱动器保持活动。表 7-2 显示了通过 TCAN1473-Q1 可检测到的故障情况。

表 7-2. 总线故障引脚状态和检测表

故障	条件
1	CANH 短接至 V_{BAT}
2	CANH 短接至 V_{CC}
3	CANH 短接至 GND
4	CANL 短接至 V_{BAT}
5	CANL 短接至 V_{CC}
6	CANL 短接至 GND

总线故障检测是一种系统级检测。如果 ECU 发生故障，则总线的一般通信可能会受到影响。在可以作出诊断确定之前，收发器在 CAN 总线故障期间保持在 CAN 活动模式，使 ECU 能够向 CAN 总线发送数据并从 CAN 总线接收数据。要完全覆盖节点，应该对每个节点执行系统级诊断步骤，并将信息传回中心点。

在正常模式下，如果在 TXD 引脚上的连续四次显性至隐性转换中未检测到 CAN 总线故障，则会清除 CBF 标志并将 nFAULT 驱动为高电平。总线故障电路能够检测许多差分电阻负载 (R_{CBF}) 的总线故障，并可检测大于 t_{CBF} 的任何时间的总线故障。

7.3.7.1.5 TXD 显性状态超时 (TXDDTO 标志)

TXDDTO 是在 TXD 引脚保持显性状态的时间 $t > t_{TXDDTO}$ 时设置的外部标志。如果存在 TXD DTO 条件，则在从正常模式进入静音模式时，nFAULT 引脚驱动为低电平。在 TXD 上的下一次显性至隐性转换时，或转换到正常、待机、进入睡眠或睡眠模式时，清除 TXDDTO 标志。

7.3.7.1.6 TXD 短接到 RXD 故障 (TXDRXD 标志)

TXDRXD 是在收发器检测到 TXD 和 RXD 线路短接在一起的时间 $t \geq t_{TXDDTO}$ 时设置的外部标志。如果存在 TXDRXD 条件，则从正常模式进入静音模式时，nFAULT 引脚会驱动为低电平，并且禁用 CAN 总线驱动器，直至清除 TXDRXD 故障。在 TXD 为高电平且 RXD 为低电平的下一次显性到隐性转换时，或者在转换到正常模式、待机模式、进入睡眠模式或睡眠模式时，清除 TXDRXD 标志。

7.3.7.1.7 CAN 总线显性故障 (CANDOM 标志)

CANDOM 是在 CAN 总线卡滞在显性状态的时间 $t > t_{BUSDOM}$ 时设置的外部标志。如果存在 CANDOM 条件，则在从正常模式进入静音模式时，nFAULT 引脚驱动为低电平。在 RXD 上的下一次显性至隐性转换时，或转换到正常、待机、进入睡眠或睡眠模式时，清除 CANDOM 标志。

7.3.8 局部故障

在正常模式和静音模式下都会检测到本地故障，但仅在 TCAN1473-Q1 从正常模式转换到静音模式时通过 nFAULT 引脚来指示故障。所有其他模式转换都会清除本地故障标志指示。

7.3.8.1 TXD 显性超时 (TXD DTO)

当 CAN 驱动器处于活动模式时，TXD 显性状态超时电路可防止本地节点在发生硬件或软件故障 (TXD 保持显性状态的时间超过超时周期，即 $t > t_{TXDDTO}$) 时阻塞网络通信。TXD 显性状态超时电路由 TXD 引脚上的下降沿触发。如果在 $t > t_{TXDDTO}$ 之前 TXD 上未出现上升沿，则禁用 CAN 驱动器，从而将总线释放为隐性电平。这样可释放总线，供网络上的其他节点进行通信。

CAN 驱动器将在 TXD 引脚上的下一次显性到隐性转换时再次激活。在 TXDDTO 故障期间，高速接收器保持活动状态，RXD 输出引脚将反映 CAN 总线的的数据。




图 7-5. TXD DTO 的时序图

显性状态超时电路所允许的最短显性 TXD 时间限制了收发器的最低数据发送速率。CAN 协议允许在最差情况下发送最多十一个连续显性位，其中五个连续显性位后面紧接一个错误帧。可使用 [方程式 1](#) 中的最小 t_{TXDDTO} 时间来计算最低数据发送速率。

$$\text{Minimum Data Rate} = 11 \text{ bits} / t_{TXDDTO} = 11 \text{ bits} / 1.2\text{ms} = 9.2\text{kbps} \quad (1)$$

7.3.8.2 热关断 (TSD)

如果 TCAN1473-Q1 的结温超出热关断阈值，器件将关断 CAN 驱动器电路，从而阻断 TXD 到总线的传输路径。CAN 总线端子在 TSD 故障期间偏置为隐性电平，接收器与 RXD 之间的路径保持畅通。当器件的结温 T_J 降至器件的热关断释放温度 T_{SDF} 以下时，清除 TSD 故障条件。如果仍存在导致 TSD 故障的故障条件，则温度可能会再次上升，器件将再次进入热关断。在 TSD 故障条件下长时间运行可能会影响器件可靠性。TSD 电路包括迟滞功能，可避免驱动器输出发生任何振荡。在故障发生期间，TSD 故障条件通过 nFAULT 端子向 CAN FD 控制器发出指示。

7.3.8.3 欠压锁定 (UVLO)

监控电源端子 V_{SUP} 、 V_{IO} 和 V_{CC} 是否发生欠压事件。如果发生欠压事件，TCAN1473-Q1 将进入受保护状态，在该状态下，总线引脚不会对 CAN 总线产生任何负载。这样可以保护 CAN 总线和系统免受不必要的抗尖峰脉冲和过大电流消耗的影响，从而影响 CAN 总线上其他 CAN 节点之间的通信。

如果在任何模式下 V_{SUP} 上发生欠压事件，TCAN1473-Q1 CAN 收发器将进入 CAN 关闭状态。

如果 V_{CC} 上发生欠压事件，则 TCAN1473-Q1 会保持正常模式或静音模式，但 CAN 收发器更改为 CAN 自主活动状态。在 UV_{CC} 事件期间，只要 V_{IO} 存在且唤醒电路处于非活动状态，RXD 就会保持高电平。请参阅 [图 7-11](#)。如果欠压事件持续时间超过 t_{UV} ，则 TCAN1473-Q1 会转换到睡眠模式。

如果 V_{IO} 上发生欠压事件，则 TCAN1473-Q1 会转换至待机模式。如果欠压事件持续时间超过 t_{UV} ，则 TCAN1473-Q1 会转换到睡眠模式。

当欠压条件消失且电源恢复到有效电平后，器件通常需要 $200\mu\text{s}$ 时间来转换到正常运行。

7.3.8.4 未供电器件

根据设计，器件在未供电情况下对于 CAN 总线而言是无源器件或无负载。在器件未供电时 CANH 和 CANL 引脚具有较低的漏电流，因此不会对总线产生任何负载。如果网络的某些节点未供电，而网络的其余部分仍正常工作，这一点至关重要。

逻辑端子在器件未供电时的漏电流也很低，因此这些端子不会对其他保持供电的电路造成负载。

7.3.8.5 悬空端子

TCAN1473-Q1 在关键引脚上有内部上拉电阻和下拉电阻，确保在引脚悬空时出现已知的工作行为。有关引脚失效防护偏置保护的说明、请参阅表 7-3。

表 7-3. 引脚失效防护偏置

引脚	失效防护保护	值	注释
TXD	隐性电平	60k Ω	弱上拉至 V _{IO}
EN	低功耗模式		弱下拉至 GND
nSTB	低功耗模式		弱下拉至 GND

设计不应依赖这种内部偏置，而应采用失效防护选项。当收发器与带有开漏输出的 CAN FD 控制器搭配使用时，需特别小心。TCAN1473-Q1 在 TXD 引脚上实施弱内部上拉电阻。需要特别考虑 CAN FD 数据速率的位时序要求，并且在使用开漏输出时应仔细考虑上拉强度。必须使用足够大的外部上拉电阻，以确保 CAN FD 控制器的 TXD 输出为 CAN 器件维持适当的位时序输入。

7.3.8.6 CAN 总线短路限流

TCAN1473-Q1 有多种保护特性可以在 CAN 总线短路时限制短路电流，其中包括显性和隐性状态下的 CAN 驱动器电流限制以及 TXD 显性状态超时（可防止在系统故障时永久具有显性状态的较高短路电流）。

在 CAN 通信期间，总线在显性状态和隐性状态之间切换。因此，可以将短路电流视为每种总线状态期间的电流或视为平均电流。在考虑终端电阻和共模扼流圈的系统功耗时，可以使用平均短路电流。驱动器可以处于显性状态的时间百分比受限于以下因素：TXD 显性状态超时以及具有强制状态切换功能和隐性位（位填充、控制字段和帧间间隔）的 CAN 协议。这些限制确保了总线上具有最短的隐性状态时间，即使数据字段包含很高的显性位百分比也是如此。

总线的短路电流取决于隐性位与显性位的比率以及相应的短路电流。平均短路电流可使用方程式 2 来计算。

$$I_{OS(AVG)} = \%Transmit \times [(\%REC_Bits \times I_{OS(SS)_REC}) + (\%DOM_Bits \times I_{OS(SS)_DOM})] + [\%Receive \times I_{OS(SS)_REC}] \quad (2)$$


其中：

- $I_{OS(AVG)}$ 为平均短路电流
- $\%Transmit$ 为发送 CAN 报文的节点的百分比
- $\%Receive$ 为接收 CAN 报文的节点的百分比
- $\%REC_Bits$ 为发送的 CAN 报文中的隐性位百分比
- $\%DOM_Bits$ 为发送的 CAN 报文中的显性位百分比
- $I_{OS(SS)_REC}$ 为隐性稳态短路电流
- $I_{OS(SS)_DOM}$ 为显性稳态短路电流

规划端接电阻和其他网络组件功耗额定值时，应考虑短路电流以及可能的网络故障。

7.4 器件功能模式

TCAN1473-Q1 有六种工作模式：正常模式、待机模式、静音模式、进入睡眠模式、睡眠模式和关闭模式。可以使用 nSTB 引脚和 EN 引脚结合电源条件、温度条件和唤醒事件来控制工作模式选择。



- 在睡眠模式下，使能引脚可以处于逻辑高电平或低电平状态，但由于它具有内部下拉电阻，因此当该引脚保持悬空或在外部拉至低电平时，可以实现尽可能低的功耗。

图 7-6. TCAN1473-Q1 状态机

表 7-4. TCAN1473-Q1 模式概述

模式	V _{CC} 和 V _{IO}	V _{SUP}	EN	nSTB	WAKERQ 标志	驱动器	接收器	RXD	INH
正常	> UV _{CC} 且 > UV _{IO}	> UV _{SUP}	高	高	X	启用	启用	镜像总线状态	开启
静音	> UV _{CC} 且 > UV _{IO}	> UV _{SUP}	低	高	X	禁用	启用	镜像总线状态	开启
待机	> UV _{CC} 且 > UV _{IO}	> UV _{SUP}	高	低	置位	禁用	启用低功耗总线监控	低电平信号唤醒	开启
	> UV _{CC} 且 > UV _{IO}	> UV _{SUP}	低	低	X	禁用	启用低功耗总线监控	低电平信号唤醒	开启
	> UV _{CC} 且 < UV _{IO}	> UV _{SUP}	低	低	X	禁用	启用低功耗总线监控	高阻抗	开启
进入睡眠模式 ⁽¹⁾	> UV _{CC} 且 > UV _{IO}	> UV _{SUP}	高	低	被清零	禁用	启用低功耗总线监控	高电平或高阻抗 (无 V _{IO})	开启 ⁽²⁾

表 7-4. TCAN1473-Q1 模式概述 (续)

模式	V _{CC} 和 V _{IO}	V _{SUP}	EN	nSTB	WAKERQ 标志	驱动器	接收器	RXD	INH
睡眠 ⁽³⁾	> UV _{CC} 且 > UV _{IO}	> UV _{SUP}	高	低	被清零	禁用	启用低功耗总线监控	高电平或高阻抗 (无 V _{IO})	高阻抗
	< UV _{CC} 或 < UV _{IO}	> UV _{SUP}	X	X	X	禁用	启用低功耗总线监控	高电平或高阻抗 (无 V _{IO})	高阻抗
受保护	X	< UV _{SUP}	X	X	X	禁用	禁用	高阻抗	高阻抗

- (1) 进入睡眠模式：在 EN = H、nSTB = L 时进入过渡模式，直到 t_{GOTOSLEEP} 计时器到期。
- (2) t_{GOTOSLEEP} 计时器到期后，INH 引脚转换为高阻抗。
- (3) t_{GOTOSLEEP} 计时器到期后，模式就会从进入睡眠模式更改为睡眠模式。

7.4.1 工作模式说明

7.4.1.1 正常模式

此模式是器件的正常运行模式。CAN 驱动器和接收器均能完全正常运行且 CAN 通信双向进行。驱动器将 TXD 上的数字输入转换为 CANH 和 CANL 上的差分输出。接收器将 CANH 和 CANL 上的差分信号转换为 RXD 上的数字输出。

进入正常模式会清除 WAKERQ 和 PWRON 标志。

7.4.1.2 静音模式

静音模式通常称为仅监听模式和仅接收模式。在此模式下，禁用 CAN 驱动器，但接收器完全正常运行，CAN 通信单向进入器件。接收器将来自 CANH 和 CANL 的差分信号转换为 RXD 端子的数字输出。

在静音模式下，通过 nFAULT 引脚上的信号来指示 PWRON 和本地故障标志。

7.4.1.3 待机模式

待机模式是一种低功耗模式，在该模式下，禁用驱动器和接收器，从而可减少电流消耗。但这不是器件的最低功耗模式，因为 INH 端子处于开启状态，允许系统的其余部分恢复正常运行。

在待机模式下，RXD 端子变为低电平来指示唤醒请求 (WAKERQ)。在器件恢复正常模式后，通过 nFAULT 引脚识别唤醒源。

7.4.1.4 进入睡眠模式

进入睡眠模式是器件从任何状态到睡眠状态的过渡模式。在此状态下，禁用驱动器和接收器，降低电流消耗。INH 引脚处于活动状态，以便为 V_{IO} 控制器提供一个使能信号。这个使能信号的作用是让系统的其余部分可以正常运行。如果器件保持此状态的时间达到 t ≥ t_{GOTOSLEEP}，则器件会转换到睡眠模式，而 INH 会关闭，转换到高阻抗状态。

如果任何唤醒事件持续存在，则 TCAN1473-Q1 会保持待机模式，直至器件切换到正常模式，以便清除待处理的唤醒事件。

7.4.1.5 睡眠模式

睡眠模式是 TCAN1473-Q1 的最低功耗模式。在睡眠模式下，关闭 CAN 发送器和主接收器，收发器无法发送或接收数据。低功耗接收器能够监控总线是否存在验证唤醒模式 (WUP) 要求的任何活动，而 WAKE 监控电路监控 WAKE 端子上针对本地唤醒 (LWU) 事件的状态变化。当 CAN 收发器处于 CAN 自主非活动状态时，I_{SUP} 电流将降低到最小电平。在睡眠模式下关闭 INH 引脚，从而导致由 INH 控制的任何系统电源都关闭，因而可降低系统功耗。

退出睡眠模式：

- 如果通过 CAN 总线引脚接收到有效的唤醒模式 (WUP)
- 在发生本地 WAKE (LWU) 事件时
- nSTB 为高电平且 V_{CC} > UV_{CC} 且 V_{IO} > UV_{IO} (器件会进入正常模式或静音模式，具体取决于 EN 引脚上的逻辑电平。

7.4.1.5.1 通过唤醒模式 (WUP) 发出远程唤醒请求

TCAN1473-Q1 在待机和睡眠模式下实现低功耗唤醒接收器，该接收器使用 ISO11898-2:2024 标准中定义的多重滤波显性唤醒模式 (WUP)。

唤醒模式 (WUP) 由一段滤波显性总线时间，一段滤波隐性总线时间和第二段滤波显性总线时间组成。第一个滤波显性信号会发起 WUP，之后总线监视器会等待滤波隐性信号；其他总线通信不会使总线监视器复位。接收到滤波隐性信号后，总线监视器会等待另一个滤波显性信号；其他总线通信不会使总线监视器复位。在接收到第二个滤波显性信号后，总线监视器会立即识别 WUP 并将 RXD 终端驱动为低电平。如果存在有效的 V_{IO} ，则控制器会发出唤醒请求信号。如果在接收到唤醒模式时不存在有效 V_{IO} ，收发器会在 $V_{IO} > UV_{IOR}$ 后将 RXD 输出引脚驱动为低电平。

WUP 包括：

- 至少为 $t_{WK(FILTER)}$ 的滤波显性总线时间，后跟
- 至少为 $t_{WK(FILTER)}$ 的滤波隐性总线时间，后跟
- 至少为 $t_{WK(FILTER)}$ 的第二个滤波显性总线时间


对于视为已滤波的显性或隐性信号，总线必须保持该状态超过 $t_{WK(FILTER)}$ 时间。由于 $t_{WK(FILTER)}$ 存在变化性，可以分为以下几种情况来判定。短于 $t_{WK(FILTER)}$ 最小值的总线状态时间始终不会作为 WUP 的一部分来检测，因此不会生成唤醒请求。 $t_{WK(FILTER)}$ 最小值和 $t_{WK(FILTER)}$ 最大值之间的总线状态时间可作为 WUP 的一部分来检测，并且可能会生成唤醒请求。超过 $t_{WK(FILTER)}$ 最大值的总线状态时间始终会作为 WUP 的一部分来检测，因此始终会生成唤醒请求。请参阅图 7-7 以了解 WUP 的时序图。

用于 WUP 和唤醒请求的模式和 $t_{WK(FILTER)}$ 时间可防止噪声和总线卡在显性状态故障，从而导致错误的唤醒请求，同时允许任何 CAN 或 CAN FD 消息发起唤醒请求。

ISO11898-2:2024 有两组时间，分别用于短唤醒滤波时间和长唤醒滤波时间。TCAN1473-Q1 的 $t_{WK(FILTER)}$ 时序选在这两个滤波范围的最小值和最大值之间。选择此时序是为了使 500kbps 下的单个位时间或 1Mbps 下的两个背对背位时间触发处于任一总线状态的滤波器。

为了实现额外的稳健性并防止误唤醒，该收发器实施了 $t_{WK(TIMEOUT)}$ 计时器。要成功发生远程唤醒事件，必须在超时值内收到完整唤醒模式。如果在 $t_{WK(TIMEOUT)}$ 到期之前未收到完整唤醒模式，则内部逻辑复位，收发器保持睡眠模式，不唤醒。然后必须在 $t_{WK(TIMEOUT)}$ 时段内再次发送完整模式。请参阅图 7-7。

如果当 $t_{WK(TIMEOUT)}$ 到期时 CAN 总线为显性状态，则必须在至少为 $t_{WK(FILTER)}$ 的隐性总线时间内分隔下一个 WUP 模式。



*如果存在 V_{IO} ，则仅驱动一次 RXD 引脚。

图 7-7. 唤醒模式 (WUP)

7.4.1.5.2 通过 WAKE 输入端子实现本地唤醒 (LWU)

WAKE 端子是一个双向高压反向电池保护输入，可用于通过电压转换发出本地唤醒 (LWU) 请求。由于该端子具有双向输入阈值，因此可以在低电平到高电平或高电平到低电平转换时触发 LWU 事件。WAKE 端子可与 V_{SUP} 或接地开关配合使用。如果未使用该端子，则应将其拉至 V_{SUP} 或地，以避免不必要的寄生唤醒事件。




图 7-8. WAKE 电路示例

图 7-8 显示了 WAKE 引脚的两种可能配置：低侧和高侧开关配置。串联电阻器 R_{SERIES} 的目的是保护器件的 WAKE 输入免受接地漂移或接地损耗时可能发生的过流情况的影响。可以使用最大电源电压 V_{SUPMAX} 和 WAKE 引脚的最大允许电流 $I_{IO(WAKE)}$ 来计算 R_{SERIES} 的最小值。使用以下公式计算 R_{SERIES} ：

$$R_{SERIES} = V_{SUPMAX} / I_{IO(WAKE)} \quad (3)$$

绝对最大电压 V_{SUPMAX} 为 45V 和最大允许电流 $I_{IO(WAKE)}$ 为 3mA 时，所需的最小 R_{SERIES} 值为 15k Ω 。

R_{BIAS} 电阻用于在释放开关时设置 WAKE 输入的静态电压电平。在高侧开关配置中使用开关时, R_{BIAS} 电阻器结合 R_{SERIES} 电阻器将 WAKE 引脚电压设置为高于 V_{IH} 阈值。可以使用最大电源电压 V_{SUPMAX} 、最大 WAKE 阈值电压 V_{IH} 、最大 WAKE 输入电流 I_{IH} 和串联电阻器值 R_{SERIES} 来计算 R_{BIAS} 的最大值。使用以下公式计算 R_{BIAS} :

$$R_{BIAS} < ((V_{SUPMAX} - V_{IH}) / I_{IH}) - R_{SERIES} \quad (4)$$

当 V_{SUPMAX} 为 45V、 V_{IH} 为 44V 且 I_{IH} 为 3 μ A 时, R_{BIAS} 电阻值必须小于 330k Ω 。建议使用小于 50k Ω 的 R_{Series} , 以便在释放开关时为 WAKE 引脚电压上升到高于 V_{IH} 提供更大的裕度。

LWU 电路在睡眠模式下保持活动。

WAKE 电路在正常模式下会关闭。

ADVANCE INFORMATION




图 7-9. LWU 请求上升沿




图 7-10. LWU 请求下降沿


7.4.2 CAN 收发器

7.4.2.1 CAN 收发器运行

TCAN1473-Q1 支持 ISO 11898-2:2024 CAN 物理层标准自主总线偏置方案。自主总线偏置使收发器能够在 CAN 活动、CAN 自主活动和 CAN 自主非活动状态之间切换，从而有助于减少射频辐射。

7.4.2.1.1 CAN 收发器模式

TCAN1473-Q1 CAN 收发器具有四种工作模式：CAN 关闭、CAN 自主活动、CAN 自主非活动和 CAN 活动。



1. 在正常模式或静音模式下，唤醒处于非活动状态。
2. CAN 发送器在静音模式下关闭。

图 7-11. TCAN1473-Q1 CAN 收发器状态机

7.4.2.1.1.1 CAN 关闭模式

在 CAN 关闭模式下，CAN 收发器关闭，CAN 总线线路真正悬空。在此模式下，器件不会对 CAN 总线产生任何负载，同时在电池或接地连接断开时，可防止反向电流流入器件。

在以下情况下会进入 CAN 关闭状态：

- $V_{SUP} < UV_{SUP(F)}$

在以下情况下，CAN 收发器会在 CAN 关闭状态和 CAN 自主非活动模式之间切换：

- $V_{SUP} > UV_{SUP(R)}$

7.4.2.1.1.2 CAN 自主：非活动和活动

当 CAN 收发器处于待机、进入睡眠或睡眠模式时，偏置电路可以处于 CAN 自主非活动状态或 CAN 自主活动状态。在自主非活动状态下，CAN 引脚偏置到 GND。发生远程唤醒 (WUP) 事件时，CAN 总线偏置为 2.5V，CAN 收发器进入 CAN 自主活动状态。如果在 $t_{SILENCE}$ 计时器到期之前，控制器没有将收发器转换为正常模式，则 CAN 收发器进入 CAN 自主非活动状态。

如果满足以下任一条件，CAN 收发器会切换到 CAN 自主模式：

- 工作模式从 CAN 关闭模式更改为 CAN 自主非活动模式
- 工作模式从正常模式或静音模式更改为待机、进入睡眠或睡眠模式：
 - 如果在模式更改之前，总线在 $t < t_{SILENCE}$ 的时间内处于非活动状态，则收发器进入自主活动状态
 - 如果在模式更改之前，总线在 $t > t_{SILENCE}$ 的时间内处于非活动状态，则收发器进入自主非活动状态
- $V_{CC} < UV_{CC(F)}$
- $V_{IO} < UV_{IO(F)}$

在以下情况下，CAN 收发器从 CAN 自主非活动模式切换至 CAN 自主活动模式：

- 发生远程唤醒事件
- 收发器转换至正常模式或静音模式且 $V_{CC} < UV_{CC(F)}$ 或 $V_{IO} < UV_{IO(F)}$

在以下情况下，CAN 收发器从 CAN 自主活动模式切换至 CAN 自主非活动模式：

- 收发器处于待机、进入睡眠或睡眠模式且 $t > t_{SILENCE}$

7.4.2.1.1.3 CAN 有效

当收发器处于正常模式或静音模式时，CAN 收发器处于活动模式。在正常模式下，CAN 驱动器和接收器均能完全正常运行且 CAN 通信双向进行。在静音模式下，CAN 驱动器关闭，但 CAN 接收器可完全正常运行。CAN 活动模式下的 CAN 偏置电压源自 V_{CC} ，并保持为 $V_{CC}/2$

在以下情况下，CAN 收发器从 CAN 自主非活动模式或 CAN 自主活动模式切换至 CAN 活动模式：

- 收发器转换至正常模式且 $V_{CC} > UV_{CC(R)}$ ， $V_{IO} > UV_{IO(R)}$

在以下情况下，CAN 收发器从 CAN 活动模式切换至 CAN 自主非活动模式：

- 收发器会切换至待机、进入睡眠或睡眠模式且 $t > t_{SILENCE}$

在以下情况下，CAN 收发器从 CAN 活动模式切换至 CAN 自主活动模式：

- 收发器会切换至待机、进入睡眠或睡眠模式且 $t < t_{SILENCE}$
- $V_{CC} < UV_{CC(F)}$
- $V_{IO} < UV_{IO(F)}$

7.4.2.1.2 驱动器和接收器功能表

表 7-5. 驱动器功能表

器件模式	TXD 输入 ⁽¹⁾	总线输出		驱动总线状态 ⁽²⁾
		CANH	CANL	
正常	低	高	低	显性
	高电平或开路	高阻抗	高阻抗	$V_{CC}/2$
静音	x	高阻抗	高阻抗	$V_{CC}/2$
待机	x	高阻抗	高阻抗	自主偏置
睡眠	x	高阻抗	高阻抗	自主偏置

(1) X = 不相关

(2) 有关总线状态和典型总线电压，请参阅图 7-12

表 7-6. 接收器功能表

器件模式	CAN 差分输入 $V_{ID} = V_{CANH} - V_{CANL}$	总线状态	RXD 端子
正常/静音	$V_{ID} \geq 0.9V$	显性	低
	$0.5V < V_{ID} < 0.9V$	不确定	不确定
	$V_{ID} \leq 0.5V$	隐性	高
	开路 ($V_{ID} \approx 0V$)	开路	高
待机	$V_{ID} \geq 1.15V$	显性	高电平 如果唤醒事件持续存在，则为低电平
	$0.4V < V_{ID} < 1.15V$	不确定	
	$V_{ID} \leq 0.4$	隐性	
	开路 ($V_{ID} \approx 0V$)	开路	
睡眠/进入睡眠 ⁽¹⁾	$V_{ID} \geq 1.15V$	显性	高电平 如果不存在 V_{IO} 或 V_{SUP} ，则为三态
	$0.4V < V_{ID} < 1.15V$	不确定	
	$V_{ID} \leq 0.4V$	隐性	
	开路 ($V_{ID} \approx 0V$)	开路	

(1) 低功耗唤醒接收器处于活动状态

7.4.2.1.3 CAN 总线状态

CAN 总线在运行期间有两种逻辑状态：隐性和显性。请参阅图 7-12。

以差分方式驱动总线时，总线为显性状态，对应于 TXD 和 RXD 引脚上的逻辑低电平。当总线通过接收器内部的高阻值输入电阻器 (R_{IN}) 偏置到 CAN 收发器电源电压的一半时，总线为隐性状态，对应于 TXD 和 RXD 引脚上的逻辑高电平。

在仲裁期间，显性状态会覆盖隐性状态。当 CAN 总线的差分电压大于单个 CAN 驱动器的差分电压时，在仲裁期间，多个 CAN 节点可能同时发送一个显性位。TCAN1473-Q1 CAN 收发器实施低功耗待机和睡眠模式，当 CAN 总线处于不活动状态且持续时间 $t > t_{SILENCE}$ 时，就会出现第三种总线状态。总线引脚通过接收器内部的高阻值电阻器偏置到地。




图 7-12. 总线状态

8 应用信息免责声明

备注

以下应用部分中的信息不属于 TI 元件规格，TI 不担保其准确性和完整性。TI 的客户负责确定元件是否适合其用途，以及验证和测试其设计实现以确认系统功能。

8.1 应用信息

TCAN1473-Q1 收发器通常用于具有主机微处理器或 FPGA (包括 CAN 协议的数据链路层部分) 的应用。这些类型的应用通常还包括电源管理技术，通过使能 (EN) 或抑制 (INH) 引脚来控制应用的电源供应。可以使用单个 5V 稳压器同时驱动 V_{CC} 和 V_{IO} ，也可以使用单独的 5V 和 3.3V 稳压器分别驱动 V_{CC} 和 V_{IO} ，如图 8-1 所示。图中显示了总线终端以方便说明。

TCAN1473-Q1 具有 INH_MASK 功能。只要 INH 不控制收发器或收发器后面的控制器的电源，INH_MASK 输入引脚就可以用于禁用和启用 INH 功能。此功能可用于控制任何耗电量大的系统模块的电源，从而避免由于虚假唤醒事件而从低功耗模式为系统模块加电，从而实现省电。有关示例应用原理图，请参阅图 8-1。

8.1.1 典型应用




图 8-1. 典型应用

8.1.2 设计要求

8.1.2.1 总线负载能力、长度和节点数

典型 CAN 应用的最大总线长度可能为 40 米，最大桩线长度可能为 0.3 米。但是，如果设计得当，用户可以获得更长的总线电缆长度、桩线长度和更多的节点。如果节点数量较多，则需要具有高输入阻抗的收发器，例如 TCAN1473-Q1。

许多 CAN 组织和标准已将 CAN 扩展至原始 ISO11898-2:2024 标准之外的应用，并在总线的数据速率、电缆长度和寄生负载方面做出了系统层面的权衡决策。例如，这些 CAN 系统级规范包括 ARINC825、CANopen、DeviceNet、SAEJ2284、SAEJ1939 和 NMEA200。

CAN 网络系统设计就是做出一系列的权衡。在 ISO 11898-2:2024 规范中规定了总线负载范围为 $50\ \Omega$ 至 $65\ \Omega$ 时的差分输出驱动器，其中该差分输出必须大于 1.5V。TCAN1473-Q1 可在总线负载低至 $50\ \Omega$ 时满足 1.5V 要求，在 $45\ \Omega$ 总线负载时满足 1.4V 差分输出要求。TCAN1473-Q1 的差分输入电阻 R_{ID} 至少为 $50\text{k}\ \Omega$ 。如果总线上有 100 个并联的 TCAN1473-Q1 收发器，这就相当于 $500\ \Omega$ 差分负载与标称 $60\ \Omega$ 总线终端并联，因此总线负载总共约为 $54\ \Omega$ 。因此，TCAN1473-Q1 理论上在单个总线段上支持超过 100 个收发器。但在 CAN 网络设计中，考虑到系统和电缆中的信号损失、寄生负载、时序、网络失衡、接地偏移和信号完整性等问题，必须留有一定的裕度，因此实际的最大节点数通常更少。此外，通过对系统设计和数据速率加以谨慎权衡，可以使总线长度超过 40 米。例如，CANopen 网络设计指南允许通过更改终端电阻和布线、减少节点数（少于 64 个）并显著降低数据速率，将网络扩展至 1km。

这种 CAN 网络设计灵活性是其主要优势之一，允许以原始 ISO11898-2 CAN 标准为基础建立这些系统级网络扩展和附加标准。不过，在使用这种灵活性时，CAN 网络系统设计人员必须保证良好的网络设计，以确保网络稳定运行。

8.1.3 详细设计过程

8.1.3.1 CAN 端接

总线末端可以采用单个 $120\ \Omega$ 电阻进行端接，放在电缆上或端接节点中。如果总线的共模电压需要进行滤波和稳压，则可以采用分裂端接方式，具体请参阅图 8-2。分裂端接通过滤除差分信号线路上可能存在的高频共模噪声，来改善网络的电磁发射行为。




图 8-2. CAN 总线端接概念

8.1.4 应用曲线




图 8-3. I_{CC} 显性电流与 I_{CC} 电源电压间的关系

8.2 电源相关建议

TCAN1473-Q1 设计为由三个电源轨供电： V_{SUP} 、 V_{CC} 和 V_{IO} 。 V_{SUP} 是一个高压电源引脚，旨在连接到 V_{BAT} 电源轨； V_{CC} 是输入电压范围为 4.5V 至 5.5V 的低压电源引脚，可支持 CAN 收发器； V_{IO} 是输入电压范围为 1.7V 至 5.5V 的低压电源引脚，可提供与系统控制器匹配的 I/O 电压。为了实现可靠运行，应在尽可能靠近电源引脚的位置放置 100nF 去耦电容器。这样有助于减少开关模式电源输出中出现的电源电压波纹，并且有助于补偿 PCB 电源平面的电阻和电感。

8.3 布局

稳健可靠的 CAN 节点设计可能需要特殊的布局技术，具体取决于应用和汽车设计要求。由于瞬态干扰具有较高的频率内容和较宽的带宽，因此在 PCB 设计过程中应该应用高频布局技术。

8.3.1 布局指南

布局布线示例提供了有关器件周围元件的信息。将保护和滤波电路放置于尽可能靠近总线连接器 J1 的位置，以防瞬变脉冲群、ESD 和噪声传送到电路板。如需额外保护，可添加瞬态电压抑制 (TVS) 器件，如 D1 所示。双向 TVS 二极管或额定值符合应用需求的压敏电阻可用作生产解决方案。此示例还显示了可选的总线滤波电容 C6 和 C7。串联共模扼流圈 (CMC) 放置在器件与连接器 J1 之间的 CANH 和 CANL 线路上。

朝信号路径的方向设计总线保护元件。不得将瞬态电流从信号路径强行转移至保护器件。使用电源和接地层来提供低电感。请注意，高频电流会选择阻抗最小的路径，而非电阻最小的路径。当旁路电容和保护器件连接电源和地时，应至少使用两个过孔以更大限度减少布线电感和过孔电感。

- 旁路电容和大容量电容应尽可能靠近收发器的电源端子放置，例如 V_{CC} 引脚上的 C1， V_{IO} 引脚上的 C2，以及 V_{SUP} 电源上的 C3 和 C4。
- 收发器的 V_{IO} 引脚连接到微控制器 IO 电源电压“ $\mu C V$ ”。
- 总线端接：本布局布线示例显示的是分裂端接。其中，端接分为 R3 和 R4 两个电阻，端接的中心或分接抽头通过电容 C5 接地。分裂端接为总线提供共模滤波。当在电路板上而非直接在总线上进行总线端接时，务必谨慎操作以确保端接节点不会从总线上移除，否则也会导致没有端接。
- INH (引脚 7) 可以将一个 100k Ω 电阻器 (R1) 接地。

TCAN1473-Q1

ZHCSWQ3 - JULY 2024

- WAKE (引脚 9) 可以识别 WAKE 信号的上升沿或下降沿，通常连接到外部开关。它应该按照图中所示进行配置，其中 C8 是一个连接到 GND 的 22nF 电容器，而 R5 为 33k Ω ，R6 为 3k Ω 。
- 当不使用 INH_MASK 功能时，INH_MASK (引脚 11) 可以保持悬空或连接到 GND。不要连接到 V_{IO}。

8.3.2 布局示例




图 8-4. 示例布局

ADVANCE INFORMATION

9 器件和文档支持

9.1 文档支持

9.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](https://www.ti.com) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

9.4 商标

TI E2E™ is a trademark of Texas Instruments.

所有商标均为其各自所有者的财产。

9.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

日期	修订版本	注释
July 2024	*	初始发行版

11 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

11.1 封装选项附录

11.1.1 封装信息

可订购器件	状态 ⁽¹⁾	封装类型	封装图	引脚	包装数量	环保计划 ⁽²⁾	铅/焊球镀层 ⁽⁴⁾	MSL 峰值温度 ⁽³⁾	工作温度 (°C)	器件标识 ^{(5) (6)}
TCAN1473DYRQ1	预发布	SOT-23-THN	DYY	14	3000	RoHS 和绿色环保	NIPDAU	致电 TI	-40 至 125	TCAN1473
TCAN1473DRQ1	预发布	SOIC	D	14	2500	RoHS 和绿色环保	NIPDAU	致电 TI	-40 至 125	TCAN1473
TCAN1473DMTRQ1	预发布	VSON	DMT	14	3000	RoHS 和绿色环保	NIPDAU	致电 TI	-40 至 125	TCAN1473
PTCAN1473DYRQ1	正在供货	SOT-23-THN	DYY	14	3000	RoHS 和绿色环保	NIPDAU	致电 TI	-40 至 125	PTCAN1473
PTCAN1473DRQ1	正在供货	SOIC	D	14	2500	RoHS 和绿色环保	NIPDAU	致电 TI	-40 至 125	PTCAN1473
PTCAN1473DMTRQ1	正在供货	VSON	DMT	14	3000	RoHS 和绿色环保	NIPDAU	致电 TI	-40 至 125	PTCAN1473

(1) 销售状态值定义如下：

正在供货：建议用于新设计的产品器件。

限期购买：TI 已宣布器件即将停产，但仍在购买期限内。

NRND：不推荐用于新设计。为支持现有客户，器件仍在生产，但 TI 不建议在新设计中使用此器件。

PRE_PROD：器件未发布，尚未量产，未向大众市场供货，也未在网络上供应，未提供样片。

预发布：器件已发布，但未量产。可能提供样片，也可能无法提供样片。

已停产：TI 已停止生产该器件。

(2) 环保计划 - 规划的环保分级包括：无铅 (RoHS)，无铅 (RoHS 豁免) 或绿色环保 (RoHS，无镉/溴) - 如需了解最新供货信息及更多产品内容详情，请访问 <http://www.ti.com/productcontent>。

待定：无铅/绿色环保转换计划尚未确定。

无铅 (RoHS)：TI 所说的“无铅”或“无 Pb”是指半导体产品符合针对所有 6 种物质的现行 RoHS 要求，包括要求铅的重量不超过同质材料总重量的 0.1%。因在设计时就考虑到了高温焊接要求，因此 TI 的无铅产品适用于指定的无铅作业。

无铅 (RoHS 豁免)：该元件在以下两种情况下可享受 RoHS 豁免：1) 芯片和封装之间使用铅基倒装芯片焊接凸点；2) 芯片和引线框之间使用铅基芯片粘合剂。否则，元件将根据上述规定视为无铅 (符合 RoHS)。

绿色环保 (RoHS，无镉/溴)：TI 将“绿色环保”定义为无铅 (符合 RoHS 标准)、无溴 (Br) 和无镉 (Sb) 基阻燃剂 (Br 或 Sb 在同质材料中的质量不超过总质量的 0.1%)

(3) MSL，峰值温度-- 湿敏等级额定值 (符合 JEDEC 工业标准分级) 和峰值焊接温度。

(4) 铅/焊球镀层 - 可订购器件可能有多种镀层材料选项。各镀层选项用垂直线隔开。如果铅/焊球镀层值超出最大列宽，则会折为两行。


(5) 器件上可能还有与标识、批次跟踪代码或环境分级相关的标识。

(6) 如有多个器件标识，将用括号括起来。不过，器件上仅显示括号中以“~”隔开的其中一个器件标识。如果某一行缩进，说明该行续接上一行，这两行合在一起表示该器件的完整器件标识。


重要信息和免责声明：本页面上提供的信息代表 TI 在提供该信息之日的认知和观点。TI 的认知和观点基于第三方提供的信息，TI 不对此类信息的正确性做任何声明或保证。TI 正在致力于更好地整合第三方信息。TI 已经并将继续采取合理的措施来提供有代表性且准确的信息，但是可能尚未对引入的原料和化学制品进行破坏性测试或化学分析。TI 和 TI 供应商认为某些信息属于专有信息，因此可能不会公布其 CAS 编号及其他受限制的信息。

在任何情况下，TI 对由此类信息产生的责任决不超过本档中发布的 TI 每年销售给客户的 TI 器件总购买价。

11.1.2 卷带包装信息




QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



器件	封装类型	封装图	引脚	SPQ	卷带直径 (mm)	卷带宽度 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	PIN1 象限
TCAN1473DMTRQ1	VSON	DMT	14	3000	330.0	12.4	3.3	4.8	1.2	8.0	12.0	Q1
TCAN1473DRQ1	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
TCAN1473DYRQ1	SOT-23-THIN	DYY	14	3000	330.0	12.4	4.8	3.6	1.6	8.0	12.0	Q3

ADVANCE INFORMATION

TAPE AND REEL BOX DIMENSIONS



器件	封装类型	封装图	引脚	SPQ	长度 (mm)	宽度 (mm)	高度 (mm)
TCAN1473DMTRQ1	VSON	DMT	14	3000	367.0	367.0	35.0
TCAN1473DRQ1	SOIC	D	14	2500	356.0	356.0	35.0
TCAN1473DYRQ1	SOT-23-THIN	DYY	14	3000	336.6	336.6	31.8

ADVANCE INFORMATION




PACKAGE OUTLINE

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT

ADVANCE INFORMATION



NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.


www.ti.com

EXAMPLE BOARD LAYOUT

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

www.ti.com


ADVANCE INFORMATION

EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



ADVANCE INFORMATION

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


www.ti.com



DMT0014A

PACKAGE OUTLINE
VSON - 0.9 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.


EXAMPLE BOARD LAYOUT

DMT0014A

VSON - 0.9 mm max height

PLASTIC SMALL OUTLINE - NO LEAD

ADVANCE INFORMATION



NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DMT0014A

VSON - 0.9 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



NOTES: (continued)


6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

ADVANCE INFORMATION

DYY0014A

PACKAGE OUTLINE
SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.50 per side.
5. Reference JEDEC Registration MO-345, Variation AB

EXAMPLE BOARD LAYOUT
SOT-23-THIN - 1.1 mm max height

DYY0014A

PLASTIC SMALL OUTLINE



NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.


ADVANCE INFORMATION

EXAMPLE STENCIL DESIGN
SOT-23-THIN - 1.1 mm max height

DYY0014A

PLASTIC SMALL OUTLINE

ADVANCE INFORMATION



NOTES: (continued)

- 8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
- 9. Board assembly site may have different recommendations for stencil design.

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
PTCAN1473DMTRQ1	ACTIVE	VSON	DMT	14	3000	TBD	Call TI	Call TI	-40 to 150		Samples
PTCAN1473DRQ1	ACTIVE	SOIC	D	14	3000	TBD	Call TI	Call TI	-40 to 150		Samples
PTCAN1473DYRQ1	ACTIVE	SOT-23-THIN	DYY	14	3000	TBD	Call TI	Call TI	-40 to 150		Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.



D0014A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4220718/A 09/2016

NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.

EXAMPLE BOARD LAYOUT

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4220718/A 09/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW


DMT 14

VSON - 0.9 mm max height


3 x 4.5, 0.65 mm pitch

PLASTIC SMALL OUTLINE - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.




4225088/A




4224643/D 07/2024

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.50 per side.
5. Reference JEDEC Registration MO-345, Variation AB




LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 20X



4224643/D 07/2024

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024，德州仪器 (TI) 公司