

具有经优化的基准电流的 TL431LI/TL432LI 可编程并联稳压器

1 特性

- 25°C 下的基准电压容差
 - 0.5% (B 级)
 - 1% (A 级)
- 最低典型输出电压: 2.495V
- 可调输出电压: V_{ref} 至 36V
- -40°C 至 +125°C 的运行范围 (Q 级温度)
- 最大温漂
 - 10mV (C 级温度)
 - 17mV (I 级温度)
 - 27mV (Q 级温度)
- 0.3Ω 输出阻抗典型值
- 灌电流能力
 - $I_{min} = 1mA$ (最大值)
 - $I_{KA} = 15mA$ (最大值)
- 基准输入电流 I_{REF} : 0.4μA (最大值)
- 整个温度范围内的基准输入电流偏差 $I_{(dev)}$: 0.3μA (最大值)

2 应用

- 可调节电压和电流基准
- 反激式 SMPS 中的次级侧调节
- 齐纳二极管替代产品
- 电压监视
- 精密恒定灌/拉电流
- 具有集成式基准的比较器

3 说明

TL431LI 器件是 3 端子可调节并联稳压器, 在适用的汽车级、商用级和军用级温度范围内均可满足规定的热稳定性。可以通过两个外部电阻器将输出电压设置为介于 V_{ref} (约为 2.495V) 和 36V 之间的任意值。这些器件具有 0.3Ω 的输出阻抗典型值。有源输出电路可提供非常急剧的导通特性, 从而使这些器件在许多应用中成为齐纳二极管的出色替代品, 这些应用包括板载稳压、可调节电源和开关电源。这款器件是工业标准 TL431 的引脚对引脚替代品, 且具有优化的 I_{ref} 和 I_{dev} 性能。更低的 I_{ref} 和 I_{dev} 值可帮助设计人员实现更高的系统精度和更低的漏电流。TL432LI 器件具有与 TL431LI 器件完全相同的功能和电气特性, 但是具有不同的 DBZ 封装引脚排布。

TL431LI 器件具有 A 和 B 两个等级, 25°C 下的初始容差分别为 1% 和 0.5%。此外, 低输出温漂可确保在整个温度范围内保持出色的稳定性。


TL43xLIxQ 器件的额定工作温度范围是 -40°C 至 125°C。

器件信息⁽¹⁾

器件型号	封装 (引脚)	封装尺寸 (标称值)
TL43xLI	SOT-23 (3)	2.90mm x 1.30mm

(1) 如需了解所有可用封装, 请参阅数据表末尾的可订购产品附录。

简化原理图



目录

1	特性	1	9.3	特性 说明	12
2	应用	1	9.4	器件功能模式	12
3	说明	1	10	应用 和 实施	13
4	修订历史记录	2	10.1	应用 信息	13
5	器件比较表	3	10.2	典型 应用	13
6	引脚配置和功能	3	10.3	系统 示例	21
7	规格	4	11	电源 建议	24
7.1	绝对最大额定值	4	12	布局	24
7.2	ESD 额定值	4	12.1	布局 指南	24
7.3	热性能信息	4	12.2	布局 示例	25
7.4	建议运行条件	4	13	器件和文档支持	26
7.5	电气特性	5	13.1	相关链接	26
7.6	典型特性	6	13.2	文档 支持	26
8	参数测量信息	9	13.3	接收文档更新通知	26
8.1	温度系数	9	13.4	社区 资源	26
8.2	动态阻抗	10	13.5	商标	26
9	详细 说明	11	13.6	静电放电警告	27
9.1	概要	11	13.7	术语 表	27
9.2	功能方框图	11	14	机械、封装和可订购信息	27

4 修订历史记录

Changes from Original (July 2018) to Revision A



Page

- 已更改 将 TL43xLI 状态从“预告信息”更改成了“生产数据发布” 1

5 器件比较表

器件引脚排布	初始精度	自然通风工作温度 (T _A)
TL431LI TL432LI	A : 1% B : 0.5%	C : 0°C 至 70°C I : -40°C 至 85°C Q : -40°C 至 125°C

6 引脚配置和功能



引脚功能

名称	引脚编号		类型	说明
	TL431LIx	TL432LIx		
	DBZ	DBZ		
ANODE (阳极)	3	3	O	通用引脚，通常接地
CATHODE (阴极)	1	2	I/O	并联电流/电压输入
REF (基准)	2	1	I	相对于通用阳极的阈值

7 规格

7.1 绝对最大额定值

在自然通风温度范围内测得 (除非另有说明) ⁽¹⁾

		最小值	最大值	单位
V_{KA}	阴极电压 ⁽²⁾		37	V
I_{KA}	连续阴极电流范围	-10	18	mA
$I_{I(ref)}$	基准输入电流	-5	10	mA
T_J	工作结温范围	-40	150	C
T_{stg}	存储温度范围	-65	150	C

(1) 应力超出绝对最大额定值下所列的值可能会对器件造成永久损坏。这些列出的值仅仅是应力额定值，这并不表示器件在这些条件下以及在建议运行条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。

(2) 除非另有说明，否则所有电压值均以 ANODE 为基准。

7.2 ESD 额定值

		值	单位
$V_{(ESD)}$	静电释放	人体放电模型 (HBM), 符合 ANSI/ESDA/JEDEC JS-001 引脚 ⁽¹⁾	±2000
		充电器件模型 (CDM), 符合 JEDEC 规范 JESD22- ±1000 VC101 ⁽²⁾	±1000

(1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。

(2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

7.3 热性能信息

热指标 ⁽¹⁾		TL43xLI	单位
		DBZ 3 个引脚	
$R_{\theta JA}$	结至环境热阻	371.7	C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	145.9	C/W
$R_{\theta JB}$	结至电路板热阻	104.7	C/W
Ψ_{JT}	结至顶部特征电阻	23.9	C/W
Ψ_{JB}	结至电路板特征电阻	102.9	C/W

(1) 有关新旧热指标的更多信息，请参阅《半导体和 IC 封装热指标》应用报告 (SPRA953)。

7.4 建议运行条件

请参阅 ⁽¹⁾

		最小值	最大值	单位	
V_{KA}	阴极电压	V_{REF}	36	V	
I_{KA}	连续阴极电流范围	1	15	mA	
T_A	自然通风工作温度	TL43xLlxC	0	70	C
		TL43xLlxl	-40	85	C
		TL43xLlXQ	-40	125	C

(1) 最大功耗是 $T_{J(max)}$ 、 θ_{JA} 和 T_A 的函数。在任何允许的环境温度下，允许的最大功耗为 $P_D = (T_{J(max)} - T_A)/\theta_{JA}$ 。在 150°C 的绝对最大 T_J 下运行可能会影响可靠性。

7.5 电气特性

在推荐的工作条件下测试， $T_A = 25^\circ\text{C}$ (除非另有说明)

参数		测试电路	测试条件	最小值	典型值	最大值	单位	
V_{ref}	基准电压	请参阅图 14	$V_{\text{KA}} = V_{\text{ref}}$, $I_{\text{KA}} = 1\text{mA}$	TL43xLIAx 器件	2470	2495	2520	mV
				TL43xLIBx 器件	2483	2495	2507	mV
$V_{\text{I(dev)}}$	整个温度范围内的基准输入电压偏差 ⁽¹⁾	请参阅图 14	$V_{\text{KA}} = V_{\text{ref}}$, $I_{\text{KA}} = 1\text{mA}$	TL43xLIxC 器件	2.5	11	mV	
				TL43xLIxI 器件	6	17	mV	
				TL43xLIxQ 器件	10	27	mV	
$\Delta V_{\text{ref}} / \Delta V_{\text{KA}}$	基准电压变化与阴极电压变化之比	请参阅图 15	$I_{\text{KA}} = 1\text{mA}$	$\Delta V_{\text{KA}} = 10\text{V} - V_{\text{ref}}$	-1.4	-2.7	mV/V	
				$\Delta V_{\text{KA}} = 36\text{V} - 10\text{V}$	-1	-2	mV/V	
I_{ref}	基准输入电流	请参阅图 15	$I_{\text{KA}} = 1\text{mA}$, $R1 = 10\text{k}\Omega$, $R2 = \infty$	0.2	0.4	μA		
$I_{\text{I(dev)}}$	整个温度范围内的基准输入电流偏差 ⁽¹⁾	请参阅图 15	$I_{\text{KA}} = 1\text{mA}$, $R1 = 10\text{k}\Omega$, $R2 = \infty$	0.1	0.3	μA		
I_{min}	调节的最小阴极电流	请参阅图 14	$V_{\text{KA}} = V_{\text{ref}}$			1	mA	
I_{off}	关闭状态阴极电流	请参阅图 16	$V_{\text{KA}} = 36\text{V}$, $V_{\text{ref}} = 0$	0.1	1	μA		
$ Z_{\text{KA}} $	动态阻抗 ⁽²⁾	请参阅图 14	$V_{\text{KA}} = V_{\text{ref}}$, $I_{\text{KA}} = 1\text{mA}$ 至 15mA	0.3	0.65	Ω		

(1) 偏差参数 $V_{\text{I(dev)}}$ 和 $I_{\text{I(dev)}}$ 是指在额定温度范围内获得的

最大和最小值之间的差异。有关 $V_{\text{I(dev)}}$ 的更多详细信息及其与平均温度系数的关系，请参阅[参数测量信息](#)。

(2) 动态阻抗被定义为： $|Z_{\text{KA}}| = \Delta V_{\text{KA}} / \Delta I_{\text{KA}}$ 。有关 $|Z_{\text{KA}}|$ 的更多详细信息及其与 V_{KA} 的关系，请参阅[参数测量信息](#)。

7.6 典型特性

高温和低温下的数据仅适用于各种器件在自然通风条件下的推荐工作温度范围内。




图 1. 基准电压与自然通风温度间的关系




图 2. 基准电流与自然通风温度间的关系




图 3. 阴极电流与阴极电压间的关系




图 4. 关闭状态阴极电流与自然通风温度间的关系











图 5. Δ 基准电压与 Δ 阴极电压之比与自然通风温度间的关系

典型特性 (接下页)



典型特性 (接下页)



8 参数测量信息




图 14. 针对 $V_{KA} = V_{ref}$ 的测试电路




图 15. 针对 $V_{KA} > V_{ref}$ 的测试电路




图 16. 针对 I_{off} 的测试电路


8.1 温度系数

基准电压 V_{ref} 在整个温度范围内的偏差叫做 $V_{I(dev)}$ 。参数 $V_{I(dev)}$ 可用于找到器件的温度系数。基准输入电压的平均全范围温度系数 α_{Vref} 被定义为：

$$|\alpha_{Vref}| \left(\frac{\text{ppm}}{^{\circ}\text{C}} \right) = \frac{\left(\frac{V_{I(dev)}}{V_{ref \text{ at } 25^{\circ}\text{C}}} \right) \times 10^6}{\Delta T_A}$$

where:

ΔT_A is the rated operating temperature range of the device.



α_{Vref} 可能是正数，也可能是负数，这具体取决于较低温度条件下出现的是最小 V_{ref} 还是最大 V_{ref} 。全范围温度系数是一个平均值，因此在额定工作温度范围的任何分段内都可能得到大于或小于该平均值的值。有关温度系数的更多详细信息，请查看《电压基准选择基础知识》。

8.2 动态阻抗

动态阻抗被定义为： $|Z_{KA}| = \frac{\Delta V_{KA}}{\Delta I_{KA}}$ 。当器件在配备两个外部电阻器的情况下运行时（参见图 15），电路的总动态

阻抗为： $|z| = \frac{\Delta V}{\Delta I}$ ，约等于 $|Z_{KA}| \left(1 + \frac{R1}{R2}\right)$ 。

TL431LI 的 V_{KA} 可能会受该动态阻抗的影响。[电气特性](#) 中指定了针对 V_{KA} 的 TL431LI 测试电流 I_{test} 。任何对 I_{test} 的偏离都可能会造成输出 V_{KA} 上的偏差。图 17 显示了动态阻抗对 V_{KA} 的影响。




图 17. 动态阻抗

9 详细 说明

9.1 概要

此标准器件已广泛应用于从电源到信号路径的各种应用。这是由于它的关键部件包含精确的电压基准和运算放大器，这是非常基本的模拟构建块。TL43xLI 与它的关键部件一起使用，作为单个电压基准、误差放大器、电压钳位或具有集成基准的比较器。

TL43xLI 能够运行并调整到 2.495V 至 36V 的阴极电压，这使得该部件成为了工业、汽车、电信和计算领域中各种终端设备的最佳选择。要将该器件用作并联稳压器或误差放大器，必须为阴极引脚提供 $>1\text{mA}$ ($I_{\text{min}}(\text{max})$) 的电流。在这种情况下，可以从阴极引脚和基准引脚施加反馈，以创建内部基准电压的副本。

您可以购买初始容差为 0.5% 和 1% (在 25°C 条件下) 的各种基准电压选项。这些基准选项以在 TL431LI 或 TL432LI 之后跟 B (0.5%) 和 A (1.0%) 的形式表示。TL431LI 和 TL432LI 的功能相同，但具有不同的引脚排布选项。

TL43xLIxC 器件的运行温度范围为 0°C 至 70°C，TL43xLIxI 器件的运行温度范围为 -40°C 至 85°C，TL43xLIxQ 器件的运行温度范围为 -40°C 至 125°C。

9.2 功能方框图




图 18. 等效原理图




图 19. 详细的原理图

9.3 特性说明

TL43xLI 由内部基准和根据基准引脚和虚拟内部引脚之间的差异输出灌电流的放大器组成。该灌电流由内部达林顿对产生，如上文中的原理图（[图 19](#)）所示。使用达林顿对是为了使该器件能够吸收最高 15mA 的电流。

在具有足够电压余量 ($\geq 2.495\text{V}$) 和阴极电流 (I_{KA}) 的情况下，TL43xLI 会强行将基准引脚的电压控制在 2.495V。但是，基准引脚不能悬空，因为它需要 $I_{REF} \geq 0.4\mu\text{A}$ （请参阅[规格](#)）。这是因为基准引脚会被驱动到 npn 中，后者要有基极电流才能正常工作。

当从阴极引脚和基准引脚施加反馈时，TL43xLI 将作为齐纳二极管，根据向阴极提供的电流将输出电压调节至恒定电压。这是由于内部放大器和基准进入了适当的运行区域。在开环、伺服或误差放大实施中，为了使该器件保持在合适的线性区域，必须向其施加与在反馈情景下所需电流的大小相同的电流，从而使 TL43xLI 具有足够的增益。

与许多线性稳压器不同的是，TL43xLI 通过内部补偿来达到稳定，无需在阴极和阳极之间使用输出电容器。但是，如果需要为该器件使用输出电容器，[图 12](#) 可作为一个指导，来帮助您选择用于保持稳定性的合适电容器。

9.4 器件功能模式

9.4.1 开环（比较器）

当 TL43xLI 的阴极/输出电压或电流未以任何形式馈送回基准/输入引脚时，该器件便是处于开环状态。在向该器件施加合适的阴极电流 (I_{KA}) 后，TL43xLI 将会具有[图 18](#) 中所示的特性。由于这种配置具有如此高的增益，因此 TL43xLI 通常用作比较器。TL43xLI 具有集成的内部基准，因此，当用户想要监控单个信号的某个电平时，该器件便成为了他们的理想选择。请参阅 [SLVA987](#)，了解有关 TL431LI 的开环比较器应用的更多详细信息。

9.4.2 闭环

当 TL43xLI 的阴极/输出电压或电流以任何形式馈送回基准/输入引脚时，该器件便是处于闭环状态。大多数涉及 TL43xLI 的应用都是采用这种模式，从而实现调节至固定电压或电流的目的。反馈使得该器件能够作为误差放大器，计算输出电压的一部分，并对其进行调整以保持期望的调节。实现该目标的途径是：将输出电压以某种方式反馈关联至基准引脚，从而使其等于内部基准电压（这可以通过电阻反馈或直接反馈来实现）。

10 应用 和实施

注

以下 应用 部分中的信息不属于 TI 组件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定组件是否适用于其应用。客户应验证并测试其设计实现，以确认系统功能。

10.1 应用信息

由于此器件具有许多 应用 和设置，因此许多情况都无法在本产品说明书中进行详述。链接的应用手册可帮助设计人员在使用此部件时制定最佳的选择。

应用手册《[使用改进的 TL431LI 进行设计](#)》(资料编号 SNOAA00) 可帮助您更深入地理解此器件在反激式光耦合器应用中的精度。应用手册《[在可调并联稳压器上设置并联电压](#)》(资料编号 SLVA445) 可协助设计人员设置并联电压，以达到该设备的最佳精度。

10.2 典型 应用

10.2.1 具有集成式基准的比较器




图 20. 比较器应用原理图

典型应用 (接下页)**10.2.1.1 设计要求**

本设计示例使用表 1 中所列的参数作为输入参数。

表 1. 设计参数

设计参数	示例值
输入电压范围	0V 至 5V
输入电阻	10kΩ
电源电压	24V
阴极电流 (I _K)	5mA
输出电压电平	~2V – V _{SUP}
输入逻辑阈值 V _{IH} /V _{IL}	V _L

10.2.1.2 详细设计流程

在将 TL43xLI 用作具有基准的比较器时，需要确定以下参数：

- 输入电压范围
- 基准电压精度
- 输出/逻辑输入高低电平阈值
- 电流源电阻

10.2.1.2.1 基本操作

在图 20 所示的配置中，TL43xLI 将作为比较器，将 V_{REF} 引脚电压与内部虚拟基准电压进行比较。在获得合适的阴极电流 (I_K) 时，TL43xLI 将具有足够的开环增益来提供快速响应。图 21 显示了这种情况，其中 R_{SUP}=10kΩ (I_{KA}=500μA) 的情况要比 R_{SUP}=1kΩ (I_{KA}=5mA) 时的响应速度慢得多。由于 TL43xLI 的最大工作电流 (I_{MIN}) 为 1mA，因此低于该电流值运行可能会导致增益降低，从而使响应速度变慢。

10.2.1.2.1.1 过驱动

未为基准引脚提供足够的过驱动电压也可能导致响应较慢或不准确。该电压是一个高于内部虚拟基准的电压。内部虚拟基准电压将会在 2.495V ± 0.5% 或 1.0% (具体取决于所使用的版本) 范围内。所提供的过驱动电压越高，TL43xLI 的响应速度将会越快。

对于将 TL43xLI 用作比较器的应用，最好是跳闸点设置为高于正预期误差 (对于 A 版本来说是 +1.0%) 为了实现快速响应，将跳闸点设置为高于内部 V_{REF} 的 10% 就足够了。

为了实现从 Vin 到基准引脚的最低压降或差异，TI 建议使用阻值低于 10kΩ 的输入电阻器来提供 I_{ref}。

10.2.1.2.2 输出电压和逻辑输入电平

为了使 TL43xLI 能够正常地用作比较器，逻辑输出必须可供逻辑接收器件读取。这是通过了解输入高低电平阈值电压电平（通常表示为 V_{IH} 和 V_{IL} ）来实现的。

如图 21 中所示，TL43xLI 在开环/比较器模式下的输出低电平电压为大约 2V，这通常已经足够支持 5V 的供应逻辑。但却无法支持 3.3V 和 1.8V 的供应逻辑。为了适应这种情况，可以在输出端连接一个电阻分压器，以将输出电压衰减到方便低电压逻辑接收器件读取的电压。

TL43xLI 的输出高电压等于 V_{SUP} ，因为 TL43xLI 处于集电极开路状态。如果 V_{SUP} 远高于接收逻辑的最大输入电压容差，则必须对输出进行衰减，以确保输出逻辑的稳定性。

当在输出端上使用电阻分压器时，务必要使电阻分压器（图 20 中的 R1 和 R2）的和远高于 R_{SUP} ，以免影响 TL43xLI 在关闭时将电压拉近至 V_{SUP} 的能力。

10.2.1.2.2.1 输入电阻

在此应用中，TL43xLI 需要具有输入电阻，以确保此器件所提供的所需基准拉电流 (I_{REF}) 在开启期间保持在合适的运行区域内。基准引脚上的实际电压为 $V_{REF}=V_{IN}-I_{REF}R_{IN}$ 。由于 I_{REF} 可能会高达 $0.4\mu A$ ，因此建议您使用足够小的电阻，这将能够减小 I_{REF} 通过 V_{IN} 造成的误差。

10.2.1.3 应用曲线





图 21. 各种阴极电流情况下的输出响应

10.2.2 精密恒定电流吸收器



Copyright © 2017, Texas Instruments Incorporated

图 22. 精密恒定电流吸收器应用原理图

10.2.2.1 设计要求

本设计示例使用表 1 中所列的参数作为输入参数。

表 2. 设计参数

设计参数	示例值
电源电压 ($V_{I(BATT)}$)	5V
灌电流 (I_O)	100mA
阴极电流 (I_k)	5mA

10.2.2.2 详细设计流程

在将 TL43xLI 用作恒定电流吸收器时，需要确定以下参数：

- 输出电流范围
- 输出电流精度
- TL43xLI 的功耗

10.2.2.2.1 基本操作

在所示的配置中，TL43xLI 将作为恒定电流吸收器的反馈环路内的控制组件。通过与外部经过组件配合使用，TL43xLI 提供了一个可通过自身和传感电阻器 R_S 来设置精度的精密电流吸收器。该电路还可用作 LED 驱动电路。

10.2.2.2.1.1 输出电流范围和精度

电路的输出电流范围由配置中所示的公式确定。请注意， V_{REF} 等于 2.495V。在选择传感电阻器 R_S 时，该电阻器需要能够在 I_O 达到目标电流时为 TL43xLI 提供 2.495V 的电压。如果无法接受 2.495V 的余量电压，请考虑使用基准电压较低的器件，如 TLV43x 或 TLVH43x。

输出电流的精度同时取决于所选 TL43xLI 的精度和传感电阻器 R_S 的精度。TL43xLI 的内部虚拟基准电压将会在 $2.495V \pm 0.5\%$ 或 1.0% (具体取决于所使用的版本) 范围内。有关输出电流精度的另一个考虑因素是 TL43xLI 和 R_S 的温度系数。请参阅电气特性表，了解这些参数的规格。

10.2.2.2.2 功耗

为了使 TL43xLI 能够在该电路中正常地用作控制组件，必须达到最低工作电流。这可以通过设置与 TL43xLI 串联的外部偏置电阻器来实现。

对于 TL43xLI，最低工作电流为 1mA，考虑到需要留出一定的余量，大多数设计都将该电流设置为高于 1mA 的值。为了实现更低的功耗，请考虑使用 ATL43x 和 ATL43xLI 等器件。

10.2.3 并联稳压器/基准




图 23. 并联稳压器原理图

10.2.3.1 设计要求

本设计示例使用表 1 中所列的参数作为输入参数。

表 3. 设计参数

设计参数	示例值
基准初始精度	1.0 %
电源电压	24V
阴极电流 (I _k)	5mA
输出电压电平	2.495V - 36V
负载电容	2μF
反馈电阻器值和精度 (R1 和 R2)	10kΩ

10.2.3.2 详细设计流程

在将 TL43xLI 用作并联稳压器时，需要确定以下参数：

- 输入电压范围
- 温度范围
- 总精度
- 阴极电流
- 基准初始精度
- 输出电容

10.2.3.2.1 可编程输出/阴极电压

为了将阴极电压编程至调节电压，必须对阴极和阳极引脚之间的电阻桥进行分流，即将中点处连接至基准引脚。您可以在图 23 中看到该电路，其中电阻桥由 R1 和 R2 组成。您可以使用图 23 中所示的公式计算出并联稳压器配置中的阴极/输出电压近似值。您还可以通过考虑阴极电流，更精确地确定阴极电压：

$$V_O = (1 + R_1/R_2)V_{REF} - I_{REF}R_1 \quad (1)$$

为了使该公式有效，TL43xLI 必须完全偏置，以便它具有足够的开环增益来减小任何增益误差。这可以通过满足规格中指示的 I_{min} 规格来实现。

10.2.3.2.2 总精度

当对高于单位增益 ($V_{KA}=V_{REF}$) 的输出进行编程时，除 V_{REF} 之外，TL43xLI 还容易受其他误差的影响，这些误差可能会影响整体精度。这些误差包括：

- R1 和 R2 的精度
- $V_{I(dev)}$ - 基准电压随温度的变化
- $\Delta V_{REF} / \Delta V_{KA}$ - 基准电压变化与阴极电压变化之比
- $|Z_{KA}|$ - 动态阻抗，通过阴极电流导致阴极电压的变化

将所有这些变量考虑在内，便可确定最坏情况的阴极电压。应用手册《在可调并联稳压器上设置并联电压》（资料编号 SLVA445）可协助设计人员设置并联电压，以达到该设备的最佳精度。

10.2.3.2.3 稳定性

虽然 TL43xLI 在没有容性负载的情况下是稳定的，但是接收并联稳压器输出电压的器件可能会产生 TL43xLI 稳定区域（如图 12 中所示）内的容性负载。此外，设计人员可以使用容性负载来改进瞬态响应或进行电源去耦。在阴极和阳极之间使用额外电容时，请参阅图 12。此外，应用手册《理解 TL431/TL432 产品说明书中的稳定性边界条件图》（资料编号 SLVA482）可帮助用户更深入地理解此类器件的稳定性特征和选择合适的负载电容器。

10.2.3.2.4 启动时间

如图 24 中所示，TL43xLI 具有高达约 2V 的快速响应，然后会缓慢充电至其编程值。这得益于 TL43xLI 为了达到稳定性标准而配备的补偿电容（如图 19 所示）。尽管存在二次延迟，TL43xLI 的快速响应仍然能够满足许多钳位应用的需求。

10.2.3.3 应用曲线





图 24. TL43xLI 启动响应

10.2.4 具有光耦合器的隔离型反激式



Copyright © 2018, Texas Instruments Incorporated

图 25. 具有光耦合器的隔离型反激式

10.2.4.1 设计要求


在具有光耦合器的隔离型反激式设计中，TL431LI 用于反馈网络的次级侧。图 25 展示了采用 TL431LI 的简化型反激式转换器。本设计示例使用表 4 中的参数作为输入参数。在本示例中，我们将会讨论简化的设计流程。反馈网络的补偿网络不在本部分的讨论范围内。有关补偿网络的详细信息，请参阅 SLUA671。

表 4. 设计参数

设计参数	示例值
电压输出	15V
次级侧反馈环路精度	< 3%

10.2.4.1.1 详细设计流程

本设计的目标是：设计一个高精度反馈网络，以在整个温度范围内满足 3% 的 V_{OUT} 精度要求。为了满足设计要求，次级侧反馈环路的总误差将必须低于 3%。为了满足这些要求，必须充分利用 TL431LI 的改进的温漂、 $I_{ref(min)}$ 和 $I_{I(dev)}$ 。



Copyright © 2017, Texas Instruments Incorporated

图 26. 反馈静态电流

10.2.4.1.1.1 TL431 反馈环路误差计算

图 26 显示了简化版本的反馈网络。输出电压的精度取决于 TL431LI 的调节电压精度。公式 2 显示了简化的 V_{OUT} 计算方式，但该公式未考虑将会导致输出发生偏离的误差。

$$V_{OUT} = V_{ref} \times \left(1 + \frac{R1}{R2}\right) + R1 \times (I_{ref})$$

$$V_{OUT} = (2.495 \text{ V}) \times \left(1 + \frac{40.2 \text{ k}\Omega}{8.06 \text{ k}\Omega}\right) + 40.2 \text{ k}\Omega \times (0.4 \mu\text{A})$$

$$V_{OUT} = 14.955 \text{ V} \quad (2)$$

主要的误差来源是 $\text{Error}|_{V_{ref}}$ 和 $\text{Error}|_{I_{ref}}$ 。 $\text{Error}|_{V_{ref}}$ 主要由会影响 TL431LI 的内部带隙电压基准的误差组成。这包括来自初始精度、温度漂移、基准电压变化与阴极电压变化之比以及动态阻抗的误差。TL431LI 的优势体现在它具有低温漂移 $V_{I(dev)}$ ，因此，与典型的 TL431LI 器件相比，它可以在整个温度范围内实现更加精确的 V_{ref} 。公式 3 显示了具有初始精度和温度漂移的简化最坏情况 V_{ref} 。

$$V_{ref}(\text{Error}|_{V_{ref}}) = V_{ref} \times (1 + \text{Initial Accuracy}) + V_{I(dev)} + \dots$$

$$V_{ref}(\text{Error}|_{V_{ref}}) = 2.495 \text{ V} \times (1 + 0.5\%) + 17 \text{ mV} + \dots$$

$$V_{ref}(\text{Error}|_{V_{ref}}) \approx 2.524 \text{ V} \quad (3)$$

图 26 中的 $\text{Error}|_{I_{ref}}$ 取决于 I_{ref} 和 $I_{I(dev)}$ 以及 R1。TL431LI 具有改进的 I_{ref} 和 $I_{I(dev)}$ ，因此支持提高电阻器 R1 的值，从而节省电力。通常，光耦合器反馈设计要求在进行 V_{OUT} 计算时将 I_{ref} 考虑在内，但该误差来自从 I_{ref} 的最大值到典型值的偏差。除此之外， $I_{I(dev)}$ 是 I_{ref} 电流的温度偏差，它将会影响进入 TL431LI 的总基准电流。公式 4 显示了图 26 中 TL431LI 的 V_{OUT} ，其中包括改进的 I_{ref} 和 $I_{I(dev)}$ 。该 V_{OUT} 公式假设电阻器 R1 和 R2 具有 0.5% 的精度容差。

$$V_{OUT}(\text{Error}|_{I_{ref}}) = V_{ref}(\text{Error}|_{V_{ref}}) \times \left(1 + \frac{R1}{R2}\right) + R1 \times (I_{ref} + I_{I(dev)})$$


$$V_{OUT}(\text{Error}|_{I_{ref}}) = (2.495 \text{ V} \times (1 + 0.5\%) + 0.017 \text{ V}) \times \left(1 + \frac{40.2 \text{ k}\Omega \times (1 + 0.5\%)}{8.06 \text{ k}\Omega \times (1 - 0.5\%)}\right)$$

$$+ 40.2 \text{ k}\Omega \times (1 + 0.5\%) \times (0.4 \mu\text{A} + 0.3 \mu\text{A})$$

$$V_{OUT} = 15.270 \text{ V} \quad (4)$$

比较有无误差下计算得到的 V_{OUT} ，预期最坏情况最大误差为 2.1%，符合 3% 的误差目标。


10.3 系统示例



Copyright © 2017, Texas Instruments Incorporated


A. R 应在最低 $V_{(BATT)}$ 情况下向 TL431LI 提供 $\geq 1\text{mA}$ 的阴极电流。

图 27. 精密高电流串联稳压器



Copyright © 2017, Texas Instruments Incorporated


图 28. 三端固定稳压器的输出控制



Copyright © 2017, Texas Instruments Incorporated

图 29. 高电流并联稳压器


系统示例 (接下页)



Copyright © 2017, Texas Instruments Incorporated


A. 请参阅图 12 中的稳定性边界条件，以确定 C 的允许值。

图 30. Crowbar 电路



Copyright © 2017, Texas Instruments Incorporated

图 31. 精密 5V 1.5A 稳压器



Copyright © 2017, Texas Instruments Incorporated

A. R_b 应向 TL431LI 提供 $\geq 1\text{mA}$ 的阴极电流。

图 32. 高效 5V 精密稳压器

系统示例 (接下页)






图 33. 具有基准的 PWM 转换器



Copyright © 2017, Texas Instruments Incorporated

A. 选择 R3 和 R4，以在可用的 V_{I(BATT)} 条件下提供所需的 LED 强度并为 TL431LI 提供 ≥1mA 的阴极电流。

图 34. 电压监控器



Copyright © 2017, Texas Instruments Incorporated

图 35. 延迟计时器

系统示例 (接下页)




图 36. 精密限流器




图 37. 精密恒定电流吸收器

11 电源建议

当使用 TL43xLI 作为线性稳压器来为负载供电时，设计人员通常会在输出/阴极引脚上使用旁路电容。这样做时，请确保电容符合图 12 中所示的稳定性标准。

为了避免超出最大阴极电流，请确保电源电压符合电流要求的限制。另外，请务必限制流入基准引脚的电流，以免其超过绝对最大额定值。


对于分流高电流的应用，请注意阴极和阳极迹线的长度，从而调整迹线宽度以获得适当的电流密度。

12 布局

12.1 布局指南

旁路电容器应尽可能靠近该部件。载流迹线需要具有适合其所承载的电流量的宽度；在 TL43xLIx 的情况下，这些电流很低。

12.2 布局示例



Copyright © 2017, Texas Instruments Incorporated

图 38. DBZ 布局示例

13 器件和文档支持

13.1 相关链接

下表列出了快速访问链接。类别包括技术文档、支持和社区资源、工具和软件，以及立即订购快速访问。


表 5. 相关链接

器件	产品文件夹	立即订购	技术文档	工具与软件	支持和社区
TL431LI	请单击此处	请单击此处	请单击此处	请单击此处	请单击此处
TL432LI	请单击此处	请单击此处	请单击此处	请单击此处	请单击此处

13.2 文档支持

13.2.1 器件命名规则

TI 通过分配前缀和后缀来区分 TL43xLI 系列的所有组合。更多详细信息和可以订购的组合请参见“封装选项附录”。



13.2.2 相关文档

请参阅如下相关文档：

- 《理解 TL431/TL432 数据表中的稳定性边界条件图》，SLVA482
- 《在可调节并联稳压器上设置并联电压》，SLVA445
- 《使用改进的 TL431LI 进行设计》，SNOAA00

13.3 接收文档更新通知

要接收文档更新通知，请导航至 TI.com.cn 上的器件产品文件夹。单击右上角的 **通知我** 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

13.4 社区资源

下列链接提供到 TI 社区资源的连接。链接的内容由各个分销商“按照原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的《使用条款》。

TI E2E™ 在线社区 TI 的工程师对工程师 (E2E) 社区。此社区的创建目的在于促进工程师之间的协作。在 e2e.ti.com 中，您可以咨询问题、分享知识、拓展思路并与同行工程师一道帮助解决问题。

设计支持 TI 参考设计支持 可帮助您快速查找有帮助的 E2E 论坛、设计支持工具以及技术支持的联系信息。

13.5 商标

E2E is a trademark of Texas Instruments.

13.6 静电放电警告



ESD 可能会损坏该集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理措施和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

13.7 术语表

SLYZ022 — TI 术语表。

这份术语表列出并解释术语、缩写和定义。

14 机械、封装和可订购信息

以下页面包含机械、封装和可订购信息。这些信息是指定器件的最新可用数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。如需获取此产品说明书的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
TL431LIACDBZR	ACTIVE	SOT-23	DBZ	3	3000	RoHS & Green	NIPDAU SN	Level-1-260C-UNLIM	0 to 70	1TMP	Samples
TL431LIAIDBZR	ACTIVE	SOT-23	DBZ	3	3000	RoHS & Green	NIPDAU SN	Level-1-260C-UNLIM	-40 to 85	1TOP	Samples
TL431LIAQDBZR	ACTIVE	SOT-23	DBZ	3	3000	RoHS & Green	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	1BLP	Samples
TL431LIBCDBZR	ACTIVE	SOT-23	DBZ	3	3000	RoHS & Green	NIPDAU SN	Level-1-260C-UNLIM	0 to 70	1TNP	Samples
TL431LIBIDBZR	ACTIVE	SOT-23	DBZ	3	3000	RoHS & Green	NIPDAU SN	Level-1-260C-UNLIM	-40 to 85	1TPP	Samples
TL431LIBQDBZR	ACTIVE	SOT-23	DBZ	3	3000	RoHS & Green	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	1BMP	Samples
TL432LIACDBZR	ACTIVE	SOT-23	DBZ	3	3000	RoHS & Green	NIPDAU SN	Level-1-260C-UNLIM	0 to 70	1TQP	Samples
TL432LIAIDBZR	ACTIVE	SOT-23	DBZ	3	3000	RoHS & Green	NIPDAU SN	Level-1-260C-UNLIM	-40 to 85	1TSP	Samples
TL432LIAQDBZR	ACTIVE	SOT-23	DBZ	3	3000	RoHS & Green	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	1BNP	Samples
TL432LIBCDBZR	ACTIVE	SOT-23	DBZ	3	3000	RoHS & Green	NIPDAU SN	Level-1-260C-UNLIM	0 to 70	1TRP	Samples
TL432LIBIDBZR	ACTIVE	SOT-23	DBZ	3	3000	RoHS & Green	NIPDAU SN	Level-1-260C-UNLIM	-40 to 85	1TTP	Samples
TL432LIBQDBZR	ACTIVE	SOT-23	DBZ	3	3000	RoHS & Green	NIPDAU SN	Level-1-260C-UNLIM	-40 to 125	1BOP	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSELETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

- (3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.
- (4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.
- (5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.
- (6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TL431LIACDBZR	SOT-23	DBZ	3	3000	178.0	9.0	3.15	2.77	1.22	4.0	8.0	Q3
TL431LIAIDBZR	SOT-23	DBZ	3	3000	178.0	9.0	3.15	2.77	1.22	4.0	8.0	Q3
TL431LIAQDBZR	SOT-23	DBZ	3	3000	178.0	9.0	3.15	2.77	1.22	4.0	8.0	Q3
TL431LIBCDBZR	SOT-23	DBZ	3	3000	178.0	9.0	3.15	2.77	1.22	4.0	8.0	Q3
TL431LIBCDBZR	SOT-23	DBZ	3	3000	178.0	9.2	3.15	2.77	1.22	4.0	8.0	Q3
TL431LIBIDBZR	SOT-23	DBZ	3	3000	178.0	9.0	3.15	2.77	1.22	4.0	8.0	Q3
TL431LIBQDBZR	SOT-23	DBZ	3	3000	178.0	9.0	3.15	2.77	1.22	4.0	8.0	Q3
TL432LIACDBZR	SOT-23	DBZ	3	3000	178.0	9.2	3.15	2.77	1.22	4.0	8.0	Q3
TL432LIAIDBZR	SOT-23	DBZ	3	3000	178.0	9.0	3.15	2.77	1.22	4.0	8.0	Q3
TL432LIAQDBZR	SOT-23	DBZ	3	3000	178.0	9.0	3.15	2.77	1.22	4.0	8.0	Q3
TL432LIBCDBZR	SOT-23	DBZ	3	3000	178.0	9.2	3.15	2.77	1.22	4.0	8.0	Q3
TL432LIBCDBZR	SOT-23	DBZ	3	3000	178.0	9.0	3.15	2.77	1.22	4.0	8.0	Q3
TL432LIBIDBZR	SOT-23	DBZ	3	3000	178.0	9.0	3.15	2.77	1.22	4.0	8.0	Q3
TL432LIBQDBZR	SOT-23	DBZ	3	3000	178.0	9.0	3.15	2.77	1.22	4.0	8.0	Q3

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TL431LIACDBZR	SOT-23	DBZ	3	3000	180.0	180.0	18.0
TL431LIAIDBZR	SOT-23	DBZ	3	3000	180.0	180.0	18.0
TL431LIAQDBZR	SOT-23	DBZ	3	3000	180.0	180.0	18.0
TL431LIBCDBZR	SOT-23	DBZ	3	3000	180.0	180.0	18.0
TL431LIBCDBZR	SOT-23	DBZ	3	3000	180.0	180.0	18.0
TL431LIBIDBZR	SOT-23	DBZ	3	3000	180.0	180.0	18.0
TL431LIBQDBZR	SOT-23	DBZ	3	3000	180.0	180.0	18.0
TL432LIACDBZR	SOT-23	DBZ	3	3000	180.0	180.0	18.0
TL432LIACDBZR	SOT-23	DBZ	3	3000	180.0	180.0	18.0
TL432LIAIDBZR	SOT-23	DBZ	3	3000	180.0	180.0	18.0
TL432LIAQDBZR	SOT-23	DBZ	3	3000	180.0	180.0	18.0
TL432LIBCDBZR	SOT-23	DBZ	3	3000	180.0	180.0	18.0
TL432LIBCDBZR	SOT-23	DBZ	3	3000	180.0	180.0	18.0
TL432LIBIDBZR	SOT-23	DBZ	3	3000	180.0	180.0	18.0
TL432LIBQDBZR	SOT-23	DBZ	3	3000	180.0	180.0	18.0


DBZ0003A



PACKAGE OUTLINE

SOT-23 - 1.12 mm max height

SMALL OUTLINE TRANSISTOR



4214838/F 08/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC registration TO-236, except minimum foot length.
4. Support pin may differ or may not be present.
5. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25mm per side

EXAMPLE BOARD LAYOUT

DBZ0003A

SOT-23 - 1.12 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
SCALE:15X



SOLDER MASK DETAILS

4214838/F 08/2024

NOTES: (continued)


- 5. Publication IPC-7351 may have alternate designs.
- 6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBZ0003A

SOT-23 - 1.12 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 THICK STENCIL
SCALE:15X

4214838/F 08/2024

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024，德州仪器 (TI) 公司