

关于减小 NexFET™ 功率 MOSFET 震荡的方法

摘要

在使用 NexFET™ 产品线的高性能 MOSFET 用于开关变换器的设计时，通常需要特别的考虑来最大可能的提升产品效率并优化整个开关过程的性能。如果能在设计初期尽早考虑到使用超快功率器件带来的挑战，将有利于保证最终产品的高性能和稳定性。

这篇应用文档中，会以一个典型非隔离同步 Buck 变换器的功率部分作为实例（见图 1），对设计中关于提升 NexFET™ 产品的性能和寿命进行讨论。开关管打开过程中叠加的电压过冲是本文中讨论的最主要问题。

此外，本文还会讨论开关管振铃的原理，精确测量振铃的方法以及减小振铃影响并维持良好系统性能的方法。

1 背景

图 1 是一个典型同步 buck 变换器的原理图。随着功率器件性能的提升，控制管能够以大于 10kv/us 的速度进行电压切换。然而，开关速度越快，开关噪声则越大。特别是当控制管打开而同步管关闭时，环路电感，环路电阻以及同步管的输出电容组成一个 RLC 回路，并会在谐振频率下震荡。震荡会导致电压的过冲以及在开关节点上的振铃。




图 1. 功率部分器件的定义

为了更好的理解振铃的原理，将对开关瞬态过程做一个详细的分析。假设控制管关闭，同步管打开，所有的电压已经稳定，电感电流 I_L 开始降低（以特定的斜率），见图 2 的阶段 1。阶段 2，同步管开始关闭，控制管打开前会有一段死区时间来防止直通。在这段死区时间内，电感电流会从同步管的体二极管中流过，导致开关节点的电压有一个小的下降。阶段 3 以控制管的打开开始，随着控制管上流过电流的增加，导致同步管体二极管逐渐关断。体二极管的反向电流以及同步管电容电压的充电会造成流过控制管电流的过冲。

而这个电流过冲则会被同步管的输出电容所吸收，导致开关节点上电压的过冲。同步管的电容，寄生电感（封装电感，较差的布局，等等）组成了谐振网络，导致了开关管上的振铃（见阶段 3）。




图 2. 开关节点的波形

1. 由于振铃会在开关节点上叠加，所以有两方面要去考虑：
 - a. 电压裕度
2. 振铃第一次尖峰电压的幅值与 MOSFET 击穿电压的比例
 - b. 电磁干扰/电磁兼容

因为振铃产生的传导和辐射噪声

本文主要侧重于电压裕度的分析，关于电磁干扰/电磁兼容问题则不在讨论之列。电磁干扰/电磁兼容问题比较主观且非常依赖于整体系统的设计。从某种程度上来说，本文中提及的方法会改善系统的电磁干扰/电磁兼容特性。同时，文献（1）（2）也着重解决应用中的电磁干扰/电磁兼容影响。

客户一般都倾向于百分之八十的电压裕量，这就意味着 MOSFET 源极和漏极之间的最大电压不应该超过其击穿电压的 80%。比如，击穿电压为 25V 的 MOSFET，在任何时候其漏源两端的电压不应该超过 20V。所以，电源设计者需要对电路进行特别设计，防止振铃造成的电压尖峰超过电压裕度的要求。

2 开关节点的测量方法

在讨论电压裕量的改善方法之前，讨论一下如何测量开关节点的波形并准确捕捉振铃的瞬态是很有意义的。当进行测量的时候，探头离得越近越好。这样能更准确的测量器件上的电压应力。图 3 是一个用分离的 MOSFET 进行布局的实例，并标出了几个探头测试点的位置。




图 3. 标有探头测试点的功率部分布局（电感和驱动没有显示）

图 4 是不合理测试的影响。左图中，品红色的线是在 B 点单端测试波形，而蓝色的线是在 A 点和 B 点进行差分测试波形。单端测试波形的峰值电压比实际的电压应力小 2.2V。右图中，对合理的差分测量（黄色的线）和一小段距离的差分测量(C 点和 D 点)进行了比较。在这种情况下，差别是 1.5V。

这两种情况都是由于测量和器件间的寄生电感造成的。尽管使用的是差分测量，只要不是直接在器件的底座两端，就会在峰值电压上有一定差别。不合理的测量将会导致不必要的电压裕量要求，从而造成电路设计的不优化。




图 4. 左图：单端测量（品红）和差分测量（蓝色）

右图：靠近器件（黄色）和远离器件（蓝色）的差分测量

如果在实际中没有条件进行差分测量，则可以用单端探头进行测量。下面的方式会尽可能的帮助减小误差。

1. 要测量开关节点振铃的尖峰电压，示波器探头地线的长度非常重要。不要使用标准示波器探头自带的 3 英寸长地线。探头地线太长会像天线一样，容易受到板级辐射噪声的影响，并导致开关节点上叠加更高的振铃（如图 5 和图 6）。可以在探头的顶端加一个短地线代替（如图 7）。
2. 离 MOS 管最近的位置来放置示波器探头（和差分探头类似）。如果太远则会因为 PCB 上的寄生电感引入更高的电压震荡。




图 5. 3 英寸探头地线上的振铃




图 6. 开关节点上电压振铃的测量：3 英寸标准探头（左图）和 短线探头（右图）



图 7. 示波器探头的比较：3 英寸标准探头（左图）和 短线探头（右图）

3 减小开关节点振铃的方法

减小开关振铃的方法有很多，主要如下：

1. 更好的 PCB 设计，来减小电路里的寄生电感。
2. 使用门级电阻或自举电阻来降低开关管的开关速度。
3. 使用 RC 电路来减弱振铃。
4. 用共源极电感来降低开关管的开关速度。

将会在后续章节对这些方法进行分别讨论。

4 功率器件的优化布局

控制管的开关速度可以达到 $10\text{KV}/\mu\text{s}$ 。在 PCB 设计的时候需要特别注意功率器件的摆放，来降低高速电压切换造成的影响。特别是输入电容和功率管的摆放，尽可能的缩短这些器件的距离非常重要。

1. 尽可能缩短输入电容阳极端和控制管漏极间的距离。
2. 尽可能缩短输入电容阴极端和同步管源极间的距离。

图 8 是一个典型的功率器件布局图；通常来说两个距离不会都得到优化。这将导致功率管和输入电容的寄生电感较大，造成开关节点上的振铃电压较大。图 9 是一个优化过的功率器件布局图；两个节点长度都很小，从而降低了寄生电感值。




图 8. 功率器件的典型放置和布局图




图 9. 优化过的功率器件放置和布局图

图 8 和图 9 最大的不同是输入电容和功率管之间导线距离的长短。在图 9 中，同步管被旋转了 180 度并被放置在控制管的左边。输入电容被放置在顶层，在控制管漏极和同步管源极的旁边。在两个实例中使用陶瓷电容作为输入电容，因为其较低的等效串联电感（10Uf, 16V, 1206, X5R, TDK#C3216X5R1A106M）。同时，这种优化的布局使得驱动 IC 可以直接放在功率 MOS 的底部，这会缩短门级驱动导线的长度。

5 布局的测试

图 10 是在图 8 的布局图上测得开关节点的振铃波形。在这个例子中，振铃的最大电压达到 25V。如果使用的功率 MOS 最大额定电压是 25V，则几乎没有电压裕量。图 11 是在图 9 的布局图上测得开关节点的振铃波形。在这个实例中，振铃的最大电压为 20V。因为优化了功率管和输入电容的布局，使得振铃的最大电压降低了 5V。在这个设计中使用了 25V 额定电压的功率管，电压振铃的幅值将会满足电压裕度的要求。




图 10. 典型布局图上的电压振铃




图 11. 优化布局图上的电压振铃

简而言之，在非隔离同步 BUCK 的应用中，需要对功率器件的布局格外注意，来优化开关时的整体表现。特别的，通过优化 MOSFET 和输入电容的 PCB 布局，可以使开关节点上的振铃电压降低 5V。所以，通过优化 PCB 布局来降低振铃是一种较好的方法，因为它不会引入损耗甚至可以提升效率，回路上的寄生电感是造成这种振铃的根本原因之一。

6 优化的自举电阻

在之前的背景讨论中，造成振铃的主要原因是器件的高速开关使得过剩的能量注入到电路寄生的参数中。这种过剩能量是由快速的电流变化 (di/dt) 和快速的电压变化 (dv/dt) 造成的。减慢上管的开通速度将有助于降低两者的变化速度，但代价是开关损耗会增加。

在驱动和 FET 门级之间增加一个门级电阻是减慢开关最简单的方式。在同步 BUCK 变流器中，开关节点的上升沿是最应该被减慢的。在控制管上加一个门级电阻会有所帮助，但同时也会降低关断速度，造成不必要的开关损耗。可以用以下方法来解决：

门级电阻和一个反向的二极管并联来驱动，这样可以使得开通时比较慢而关断时比较快。（如图 12）

电阻可以放在自举路径上来降低开通时的速度（如图 13），这个电阻也被称之为自举电阻。

这两种方式都是通过增加门级电阻来降低尖峰振铃的，同时又消除了因为门级电阻带来的关断损耗。通常，在实际应用中选用方式 2，因为它所需的器件较少。需要注意的是，如果并不确定需要增加门级电阻，通常会并联一个零欧姆的电阻在自举路径上，这样可以增加灵活性。




图 12. 通过带有反向二极管的门级电阻来改善瞬态性能




图 13. 通过增加自举电阻来改善瞬态性能

7 自举电阻的测试

图 14 是增加自举电阻之后对开关尖峰电压的影响。可以看出，尖峰电压对输入电压很敏感，而和开关频率关系不大。提高自举电阻阻值的大小可以降低振铃的峰值电压。同时，当阻值增加到一定程度后，其对峰值电压的影响就越来越小。




图 14. 增加自举电阻对尖峰电压的影响

自举电阻对损耗的影响。图 15 是不同的自举电阻情况下各种测试条件的尖峰损耗（输出电流 40A）。可以看出，自举电阻越大，损耗越大。对于给定的应用，需要选用合适的自举电阻，在尖峰电压和功耗间平衡。




图 15. 增加自举电阻对功耗的影响

图 16 是两个实例波形，可以清楚看出自举电阻的影响。左边的波形没有自举电阻，右边的波形加入了一个 4.7 欧的自举电阻。显然，自举电阻影响了注入到振铃的能量，但对震荡的频率没有显著的影响。




图 16. 在 $V_{IN}=19V$, $V_{OUT}=1.3V$, $F_{SW}=1000KHZ$ 情况下的振铃

左图: $R_{BOOT}=0$ 欧 右图: $R_{BOOT}=4.7$ 欧

8 缓冲电路的优化

降低振铃峰值的第三种方式是加 RC 缓冲器，如图 17 所示。缓冲器的设计很重要，一个设计良好的缓冲器可以消除震荡，特别是用在 EMI 比较重要的场合。和自举电路不同的是，缓冲器的冗余设计不需要增加额外的器件。如果对价格敏感的应用，可以直接把缓冲器去掉。




图 17. 在开关节点增加 RC 缓冲器来降低振铃

在过冲已知的情况下，一个优化的缓冲器可以实现最小的能量损失。然而，在实际情况下，因为制造工艺以及输入和负载的差异，电路不会都工作在最优的条件下。所以，一个简单和快速的设计方法将会更适用于实际应用。

1. 从 MOSFET 的规格书上得到寄生电容值 (C_p)。因为在振铃的过程中控制管处于导通的状态，同步管的输出电容值 C_{oss} 可以作为整个寄生电容的估值。当在规格书上获取 C_{oss} 的时候，要注意此值是随着 V_{DS} 大小变化的，一般对同步管来说选取 $V_{DS}=V_{IN}$ 较为合适。
2. 用示波器测量在未加缓冲器时震荡的频率 F_p 。
3. 估计寄生电感值。 $L_p = \left(\frac{1}{2\pi F_p \sqrt{C_p}}\right)$
4. 选择 C_{snub} ，容值大小介于 1/2 和 2 倍 C_p 之间
5. 选取合适的缓冲器电阻。缓冲电路可以近似于并联的 LCR 电路，L 是寄生电感 L_p ，C 是寄生电容 C_p ，R 是缓冲电阻 R_{snub} 。缓冲器电容是用来阻低频（相对于开关频率），而对于振铃频率可以视为短路。故控制管的导通电阻和缓冲器的电容可以忽略。对于并联 LCR 电路，最佳阻尼可以用以下设置：

$$R_{snub} = \frac{1}{2} \sqrt{\frac{L_p}{C_p}} \quad (\text{注意：可以用步骤 3 和 5 来计算 } R_{snub}: R_{sub} = \frac{1}{4\pi F_p C_p})$$

所以在缓冲器的损耗为： $P_{snub} = \frac{1}{2} C_{snub} V_{snub}^2 F_{SW}$

为了较小的损耗，一般选择较小的 C_{snub} 。然而，如果电容太小的话缓冲器将不会起作用。步骤 1 忽略了 PCB 板上的寄生参数，一个较差的 PCB 布局可能需要较高的 C_{snub} 值，一般选取 $C_{snub}=1/2C_p$ 。

9 缓冲器的测试

缓冲器的测试条件如下：输入电压 12V，输出电压 1.3V，负载电流 25A，峰值损耗发生在峰值电流 40A。图 18 是几种不同缓冲器电阻下的开关振铃波形，缓冲器电容固定为 0.47nF。如图 18 所示，当缓冲器电阻增大的时候，振铃的阻尼变大，但峰值电压有一点增加。一般来说，缓冲器的功耗由缓冲器电容决定。所以，尽管缓冲器阻值大小不同，图 18 四种应用的功耗却类似。




图 18. 开关振铃 (左上: 无缓冲器 右上: 0.47 nF, 0.56Ω 左下: 0.47 nF, 1.2Ω 右下: 0.47nF, 2.4Ω)

图 19 总结了不同缓冲器容值对峰值电压的影响，其中缓冲器电阻为 0.33Ω。坐标轴为 0 的点是没
有缓冲器的情况。如图所示，增加缓冲器的容值会降低振铃峰值；同时，增加的容值也会导致功
耗的增加。




图 19. 缓冲器电容的影响， $R_{SNUB}=0.33\Omega$

10 上管共源极电感的优化

另外一种降低开关振铃的方式是用 CSI 来减慢控制管的开通速度。共源极电感可以被主电流和门级驱动电流共享，如图 20 所示。在共源极电感上引入的电压会改变 MOS 门级电压值，从而影响器件的开关速度。所以，增加上管 CSI 会减慢控制管开通的速度并减小开关振铃。在系统设计中，上管 CSI 的感值大小随不同 PCB 路径的选择会略有不同。一般来说，离上管的源极管脚越近，上管 CSI 的值越小。然而，引入 CSI 会导致系统中额外的功耗。CSI 的选择和对开关震荡以及功耗的影响会在后续章节讨论。这种方式的劣势是一旦选定电感，感值就不能变动。所以，在系统 PCB 设计之前，电感值需要特别的考虑。




图 20. 带有 CSI 的同步 BUCK 变流器电路

11 源极电感的测试

前面的章节讨论过，在不同开关节点的选择需要不同感值的源极电感。在实验中，选择了四处不同的开关节点。图 21 中，当开关节点从 1 移到 4 的时候，控制管 CSI 感值增加。换句话说，位置 1 处需要较小的 CSI，而位置 4 需要最大的 CSI。图 22 和 23 表明随着测试点 1 到 4 的不同，系统损耗和开关节点振铃的波形。可以看出，测试点 1 振铃最大，功耗最小。而测试点 4 振铃最小功耗最大。




图 21. 源极电感测试布局，由 R8-11 选择







图 22. 增加源极电感对振铃峰值和功耗的影响




(a) 开关节点 1



(b) 开关节点 2



(c) 开关节点 3



(d) 开关节点 4

图 23. 开关振铃的波形

12 总结

在这篇文章中，介绍了开关振铃的原理和测量方式。并对四种降低振铃的方法进行了讨论。合理的布局布线是最好的降低振铃的方式。这种方法对问题的源头进行处理，并在尽可能降低振铃幅值的同时保证了效率。同时，增加自举电阻/门级电阻，RC 缓冲器，增加控制管的共源电感都是降低峰值振铃的方式，但是它们会增加系统的损耗。在设计中，引入任何的方法都必须考虑到工作条件，目标效率，EMI 和成本。这些实例会对设计中的原理和折中提供帮助。

参考文献

1. *EMI Analysis Methods for Synchronous Buck Converter EMI Root Cause Analysis*. Kam, Keong W., et al. 2008, *International Symposium on Electromagnetic Compatibility*.
2. *EMC Guideline for Synchronous Buck Converter Design*. Kam, Keong, et al. 2009, *International Symposium on Electromagnetic Compatibility*.

重要声明

德州仪器(TI) 及其下属子公司有权根据 JESD46 最新标准, 对所提供的产品和服务进行更正、修改、增强、改进或其它更改, 并有权根据 JESD48 最新标准中止提供任何产品和服务。客户在下订单前应获取最新的相关信息, 并验证这些信息是否完整且是最新的。所有产品的销售都遵循在订单确认时所提供的TI 销售条款与条件。

TI 保证其所销售的组件的性能符合产品销售时 TI 半导体产品销售条件与条款的适用规范。仅在 TI 保证的范围内, 且 TI 认为有必要时才会使用测试或其它质量控制技术。除非适用法律做出了硬性规定, 否则没有必要对每种组件的所有参数进行测试。

TI 对应用帮助或客户产品设计不承担任何义务。客户应对其使用 TI 组件的产品和应用自行负责。为尽量减小与客户产品和应用相关的风险, 客户应提供充分的设计与操作安全措施。

TI 不对任何 TI 专利权、版权、屏蔽作品权或其它与使用了 TI 组件或服务的组合设备、机器或流程相关的 TI 知识产权中授予的直接或间接版权限作出任何保证或解释。TI 所发布的与第三方产品或服务有关的信息, 不能构成从 TI 获得使用这些产品或服务的许可、授权、或认可。使用此类信息可能需要获得第三方的专利权或其它知识产权方面的许可, 或是 TI 的专利权或其它知识产权方面的许可。

对于 TI 的产品手册或数据表中 TI 信息的重要部分, 仅在没有对内容进行任何篡改且带有相关授权、条件、限制和声明的情况下才允许进行复制。TI 对此类篡改过的文件不承担任何责任或义务。复制第三方的信息可能需要服从额外的限制条件。

在转售 TI 组件或服务时, 如果对该组件或服务参数的陈述与 TI 标明的参数相比存在差异或虚假成分, 则会失去相关 TI 组件或服务的所有明示或暗示授权, 且这是不正当的、欺诈性商业行为。TI 对任何此类虚假陈述均不承担任何责任或义务。

客户认可并同意, 尽管任何应用相关信息或支持仍可能由 TI 提供, 但他们将独自负责满足与其产品及其应用中使用 TI 产品相关的所有法律、法规和安全相关要求。客户声明并同意, 他们具备制定与实施安全措施所需的全部专业技术和知识, 可预见故障的危险后果、监测故障及其后果、降低有可能造成人身伤害的故障的发生机率并采取适当的补救措施。客户将全额赔偿因在此类安全关键应用中使用任何 TI 组件而对 TI 及其代理造成的任何损失。

在某些场合中, 为了推进安全相关应用有可能对 TI 组件进行特别的促销。TI 的目标是利用此类组件帮助客户设计和创立其特有的可满足适用的功能安全性标准和要求的终端产品解决方案。尽管如此, 此类组件仍然服从这些条款。

TI 组件未获得用于 FDA Class III (或类似的生命攸关医疗设备) 的授权许可, 除非各方授权官员已经达成了专门管控此类使用的特别协议。

只有那些 TI 特别注明属于军用等级或“增强型塑料”的 TI 组件才是设计或专门用于军事/航空应用或环境的。购买者认可并同意, 对并非指定面向军事或航空航天用途的 TI 组件进行军事或航空航天方面的应用, 其风险由客户单独承担, 并且由客户独自负责满足与此类使用相关的所有法律和法规要求。

TI 已明确指定符合 ISO/TS16949 要求的产品, 这些产品主要用于汽车。在任何情况下, 因使用非指定产品而无法达到 ISO/TS16949 要求, TI 不承担任何责任。

	产品		应用
数字音频	www.ti.com.cn/audio	通信与电信	www.ti.com.cn/telecom
放大器和线性器件	www.ti.com.cn/amplifiers	计算机及周边	www.ti.com.cn/computer
数据转换器	www.ti.com.cn/dataconverters	消费电子	www.ti.com.cn/consumer-apps
DLP® 产品	www.dlp.com	能源	www.ti.com.cn/energy
DSP - 数字信号处理器	www.ti.com.cn/dsp	工业应用	www.ti.com.cn/industrial
时钟和计时器	www.ti.com.cn/clockandtimers	医疗电子	www.ti.com.cn/medical
接口	www.ti.com.cn/interface	安防应用	www.ti.com.cn/security
逻辑	www.ti.com.cn/logic	汽车电子	www.ti.com.cn/automotive
电源管理	www.ti.com.cn/power	视频和影像	www.ti.com.cn/video
微控制器 (MCU)	www.ti.com.cn/microcontrollers		
RFID 系统	www.ti.com.cn/rfidsys		
OMAP应用处理器	www.ti.com.cn/omap		
无线连通性	www.ti.com.cn/wirelessconnectivity	德州仪器在线技术支持社区	www.deyisupport.com

Mailing Address: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2015, Texas Instruments Incorporated