



Helen Chen

## 摘要

在开关电源中，由于半导体的频繁开关操作以及由此在电路中产生的高  $di/dt$  电流，EMI 噪声无法避免。因此，EMI 控制是开关模式电源 (SMPS) 设计中最难应对的挑战之一。本应用手册分析了 EMI 噪声产生的根本原因，然后列出了可最大限度降低 EMI 噪声的设计指南。该指南提供了布局方面的技巧，包括元件放置、层堆叠、接地平面布线；此外文中还介绍了电路设计，包括频率抖动、缓冲器电路和滤波器电路设计。

## 内容

1 引言.....	2
2 设计过程.....	3
2.1 辐射理论.....	3
2.2 降压/升压转换器中产生宽带 EMI 的根本原因.....	4
2.3 如何通过 TPS55288 降压/升压转换器实现低 EMI.....	5
3 原理图和测试结果.....	10
3.1 测试结果.....	11
4 总结.....	13
5 参考文献.....	14

## 插图清单

图 2-1. 脉冲电流波形的谐波含量.....	3
图 2-2. 具有关键环路的降压/升压转换器原理图.....	4
图 2-3. 两层板和四层板的横截面.....	5
图 2-4. 2 层 PCB 的辐射 EMI 结果.....	6
图 2-5. 4 层 PCB 的辐射 EMI 结果.....	6
图 2-6. TPS55288 降压/升压转换器的对称 PCB 布局.....	6
图 2-7. 对称放置和不对称放置元件的辐射 EMI 比较.....	7
图 2-8. 频率抖动的优点.....	7
图 2-9. 有无频率抖动下的传导 EMI 比较.....	8
图 2-10. 开关环路的等效模型.....	8
图 2-11. 使用和不使用 RC 缓冲器情况下的辐射 EMI 的对比结果.....	9
图 2-12. 简化的输入 EMI 滤波器.....	9
图 2-13. BLM21PG300SN1 的阻抗特性.....	9
图 3-1. EMC 测试原理图.....	10
图 3-2. 降压模式 EMI 结果 ( $V_{IN} = 12V$ , $V_{OUT} = 5V$ , $I_{OUT} = 3A$ ).....	11
图 3-3. 升压模式 EMI 结果 ( $V_{IN} = 12V$ , $V_{OUT} = 20V$ , $I_{OUT} = 3A$ ).....	12

## 商标

所有商标均为其各自所有者的财产。

## 1 引言

由于开关期间进行高  $dv/dt$  和高  $di/dt$  转换，SMPS 会产生电子噪声。高频 SMPS 通常会产生三种类型的 EMI：作为开关频率谐波的低频噪声 ( $<30\text{MHz}$ )；来自开关节点电压振铃和高频脉动电流的中频宽带噪声 ( $30\text{-}300\text{MHz}$ )；来自反向恢复的高频噪声。低频 EMI 很容易被 LC 滤波器滤除。本设计指南的目的是将最难处理的中高频辐射 EMI 降至最低，并通过严格的 CISPR25 5 级 EMI 测试。

本应用手册分析了 EMI 噪声产生的根本原因，然后列出了可最大限度降低 EMI 噪声的设计指南。该指南提供了布局方面的技巧，包括元件放置、层堆叠、接地平面布线；此外文中还介绍了电路设计，包括频率抖动、缓冲器电路和滤波器电路设计。

## 2 设计过程

### 2.1 辐射理论

PCB 会直接辐射部分能量，因此可建模为承载干扰电流的小型天线。小环路是指在相关频率下尺寸小于四分之一波长（100MHz 下为 75cm）的环路。大多数 PCB 环路在高达几兆赫兹的发射频率下算作小环路。小环路在接地点上方产生的最大电场强度与频率的平方、环路面积和电流成正比：

$$E = 263 \times 10^{-16} \times \frac{(f^2 \times A \times I_s)}{r} \quad (1)$$

其中，频率以 Hz 为单位，A 是以 m<sup>2</sup> 为单位的环路面积，I 以安培为单位，r 以米为单位。对于具有大量谐波的正弦波，必须对 I<sub>s</sub> 使用傅里叶频谱。

我们可以使用方程式 1 来大致确定是否需要改进 PCB 设计。例如，如果 A=4cm<sup>2</sup>、I<sub>s</sub>=10mA、f=100MHz、r=3m，那么：

$$E = 263 \times 10^{-16} \times (100 \times 10^6)^2 \times 4 \times 10^{-4} \times \frac{0.01}{3} = 351 \times 10^{-6} \text{ V/m} = 50.9 \text{ dBuV/m} \quad (2)$$

CISPR 22 B 类标准在 3 米处的限制值约为 40dBuV/m，50.9dBuV/m 则超出了该限值。所以我们需要对电路做一些改进，使场强低于限值。通过方程式 1，我们得知，环路面积 A 和高频电流是我们控制的变量。良好的元件放置方式和接地屏蔽可减小环路面积 A；而通过降低开关速度或对开关环路进行对称布局则可降低高频电流。

图 2-1 (A) 所示为一个简化的梯形电流波形，其中周期为 T，脉冲宽度为 t<sub>w</sub>，上升时间为 t<sub>r</sub>，下降时间为 t<sub>f</sub>。图 2-1 (B) 所示为包含基频和许多高次谐波的频域。通过傅里叶分析可推导出与脉冲周期、脉冲宽度、上升/下降时间和高次谐波幅值的关系。

图 2-1 基于具有 1μs 脉冲宽度、5ns 上升时间和 8ns 下降时间的 500kHz 开关信号。在 t<sub>r</sub> ≠ t<sub>f</sub> 条件下，只考虑较小者。因此，带宽 f<sub>R</sub> 由 t<sub>r</sub> 决定。辐射 EMI 问题经常发生在 50MHz~500MHz 范围内。可以看出，增加上升（或下降）时间会使 f<sub>R</sub> 点移动到较低的频率。因此，高频谐波含量将以 40dB/十倍频程的速度更快地滚降。




图 2-1. 脉冲电流波形的谐波含量

## 2.2 降压/升压转换器中产生宽带 EMI 的根本原因




图 2-2. 具有关键环路的降压/升压转换器原理图

图 2-2 所示为具有功率级元件、集成栅极驱动器和 VCC 偏置电源的 TPS55288 四开关降压/升压转换器。图 2-2 还通过颜色区分大电流布线、高  $di/dt$  关键环路和高  $dv/dt$  开关节点。

红色阴影部分的环路 1 和环路 2 是降压桥臂和升压桥臂的两个关键高频电源环路。在这两个环路中，长而细的布线会导致过量噪声、开关节点上的过冲和振铃以及寄生电感引起的地弹。在 MOSFET 开关事件期间，换向电流的压摆率会超过  $3\text{-}5\text{A/ns}$ ，因此一个  $2\text{nH}$  的寄生电感会导致  $6\text{V}$  的电压尖峰。在这些关键环路中流动的脉冲矩形电流波形具有较高的谐波含量，因此较大的环路面积会导致从中散发出很大的辐射能量，从而引起电磁干扰问题。因此，最大限度地减小布线长度以及环路 1 和环路 2 的封闭面积至关重要。

图 2-2 中的环路 3 和环路 4 是降压桥臂 MOSFET 的栅极环路。为了在接通和关断转换期间对 MOSFET 的栅极电容进行充电和放电，峰值高达  $1\text{A}$  左右的瞬时电流会在栅极环路中短暂流动，这也可能导致干扰问题。所以我们也需要在布线期间最大限度地减小环路 3 和环路 4 的封闭面积。

环路 1 和环路 2 是最关键的环路。因为它们处于电源环路中，所以会承载高脉冲电源电流。它们可直接辐射，也可干扰相邻的布线以及逃逸到输入和输出电缆中并导致严重的 EMI 问题。

开关节点 SW1 和 SW2 处的最大电压振铃与环路 1 和环路 2 的开关速度和环路面积有关。较大的环路面积会在开关节点处引起更严重的电压振铃。振铃频率也与宽带 EMI 集中的频率范围有关。

## 2.3 如何通过 TPS55288 降压/升压转换器实现低 EMI

### 2.3.1 在关键环路下添加接地平面

我们可通过紧凑的布局最大限度地减小关键环路面积  $A$ ，但是，这种方法会受到元件物理尺寸的限制。为了获得低 EMI，我们可采取的其中一项重要措施便是在开关环路下添加接地平面。将整层 GND 覆铜平面置于开关环路下方即可为电路建立无源屏蔽。根据楞次定律，屏蔽层中的电流会产生一个磁场来抵消原有开关回路磁场。结果是磁通量减少，因此等效环路面积将减小，EMI 性能将提高。

在包含接地平面的多层 PCB 中，给定环路的近似电感可通过 [方程式 3](#) 计算：

$$L = \frac{\mu_0 \times h}{2 \times W_g} \approx \frac{6 \times h}{W_g} \left( \frac{nH}{cm} \right) \quad (3)$$

其中

- $\mu_0 = 4\pi \times 10^{-7}$
- $h$  是信号层和地平面之间的绝缘厚度。
- $W_g$  是接地平面的宽度。

根据 [方程式 3](#)，我们可以看到，接地平面越宽越大，信号环路电感就越小。接地平面和信号环路之间的绝缘厚度越薄，也会使电感减小。

[表 2-1](#) 给出了不同 PCB 板上给定环路的电感。我们可以看到，对于信号层和接地平面之间绝缘厚度为 0.4mm 的 4 层 PCB，布线电感比 1.6mm 厚的 2 层 PCB 小得多。因此，放置一个与关键环路距离最小的实心接地平面是降低 EMI 的有效方法之一。

表 2-1. 环路布线电感 ( 布线长度 = 5cm )

PCB	h (mm)	Wg(mm)	L(nH)
2 层 PCB	1.6	10	4.8
4 层 PCB	0.4	10	1.2

[图 2-3](#) 所示为 2 层 PCB 和 4 层 PCB 的横截面。[图 2-4](#) 所示为 2 层 PCB 的辐射 EMI 结果，[图 2-5](#) 所示为 4 层 PCB 的辐射 EMI。层叠方式和 PCB 横截面与 [图 2-4](#) 所示类似。元件放置方式和测试条件均相同时，4 层 PCB 的辐射 EMI 减少了 15dBuV/m 以上。




图 2-3. 两层板和四层板的横截面




图 2-4. 2 层 PCB 的辐射 EMI 结果




图 2-5. 4 层 PCB 的辐射 EMI 结果

### 2.3.2 使用对称布局配置

通过尽量减少关键开关环路和在关键开关环路下添加接地平面，可提高 EMI 性能。如果测试结果仍然超出限值，则应考虑采用其他解决方案，例如降低开关速度、在电源电路上增加金属屏蔽层。但是，降低开关速度会牺牲效率，而增加金属屏蔽层会增加成本并使系统组装更加复杂。

对称放置去耦电容器既能做到进一步提高 EMI 性能，又不会牺牲效率或增加成本。图 2-6 和图 2-7 所示为这种对称放置概念的原理图和相关 PCB 布局。




图 2-6. TPS55288 降压/升压转换器的对称 PCB 布局

图 2-7 所示为对称放置和不对称放置元件的辐射 EMI 结果。对称放置有助于将 200MHz - 600MHz 高频范围内的辐射 EMI 降低 6dBuV/m 以上。






图 2-7. 对称放置和不对称放置元件的辐射 EMI 比较

### 2.3.3 使用频率抖动功能

当上述各种降低 EMI 的技术无法提供足够的噪声抑制，因而无法通过所需的 EMI 测试时，需要通过额外的滤波和屏蔽措施来进一步降低噪声。但是，典型的滤波和屏蔽 EMI 解决方案会显著增加电路的成本、尺寸和重量，尤其是在需要满足严格的 CISPR25 5 级限制要求的汽车应用中。对于某些电气控制单元 (ECU)，滤波和屏蔽解决方案的成本在总成本中占比很高。展频抖动的应用为降低平均 EMI 噪声提供了一种简单且具有成本效益的解决方案。

频率抖动的目的是将集中在开关频率  $f_s$  的多个整数处的  $f_s$  谐波扩散到宽带噪声，具体请参阅图 8 中的波形。EMI 噪声相对于开关频率呈现周期性变化。发射集中于开关频率及其  $n$  次谐波下。通过频率抖动，基频从  $f_s - \Delta f$  变为  $f_s + \Delta f$ ，其  $n$  次谐波从  $n \times (f_s - \Delta f)$  扩展到  $n \times (f_s + \Delta f)$ 。因此，基频的重复度变低，这样测得的准峰值和平均噪声水平也会变低，而噪声频谱会因边带频率而变宽。




图 2-8. 频率抖动的优点

图 2-9 所示为有无频率抖动下的波形比较。在没有频率抖动的情况下，平均噪声水平比限值高 2dB。在有频率抖动的情况下，就像我们在前面分析的那样，噪声形状会变为宽带噪声频谱，且平均噪声水平远低于限值。




图 2-9. 有无频率抖动下的传导 EMI 比较

### 2.3.4 在开关节点处添加 RC 缓冲器

开关环路可建模为 LC 电路，由输入或输出侧去耦电容器以及高侧和低侧 MOSFET 构成。对于降压桥臂开关节点 SW1，当高侧 FET 接通而低侧 FET 关断时，会发生振铃。对于升压桥臂开关节点 SW2，当低侧 FET 关断而高侧 FET 接通时，会发生振铃。图 2-10 所示为开关环路在此过渡状态期间的等效模型。

等效模型中的电感 ( $L_{loop1}$  和  $L_{loop2}$ ) 对应于开关环路的总环路电感，其中包括 PCB 布线电感、去耦电容器的 ESL 和 MOSFET 的封装电感。环路的总电容由低侧 MOSFET 的输出电容决定。因此，开关节点振铃频率由寄生环路电感和低侧 MOSFET 输出电容决定。对于给定的开关速度和给定的 MOSFET，振铃的最大幅度也由寄生环路电感决定。

从前一章中，我们已知晓通过紧凑的布局、在开关环路下添加接地平面或使用对称 PCB 布局可降低寄生环路电感，但在实际应用中，元件放置方式会受 PCB 尺寸的限制。




图 2-10. 开关环路的等效模型

如果辐射 EMI 水平仍然超过要求的水平，并且布局不能再改进，我们该怎么办？在开关节点和电源接地端之间添加一个 RC 缓冲器，有助于降低辐射 EMI 水平。RC 缓冲器应尽可能靠近开关节点和接地平面。图 2-11 所示为使用和不使用 RC 缓冲器情况下的辐射 EMI 的对比结果。使用 RC 缓冲器时，辐射 EMI 在 300MHz 下可降低约 6dBuV/m。






图 2-11. 使用和不使用 RC 缓冲器情况下的辐射 EMI 的对比结果

### 2.3.5 在输入和输出侧添加滤波器

降压/升压转换器的输入和输出侧存在不连续电流，而不连续电流产生的电压纹波可通过输入和输出电缆或 PCB 布线传导到其它系统。输入滤波电感器和输出磁珠的选择取决于初始 EMI 噪声测试结果。

当转换器以降压模式工作时，通常应在输入侧添加 CLC EMI 滤波器，请参阅图 2-12。许多论文和文章都讨论了这种输入滤波器设计 [3]。这一过程通常包括确定开关频率下的噪声水平、计算所需的衰减、选择  $L_f$  和  $C_f$ ，然后计算阻尼电容  $C_d$ 。




图 2-12. 简化的输入 EMI 滤波器

当转换器以升压模式工作时，通常在输出侧添加铁氧体磁珠。选择铁氧体磁珠时，我们应仔细研究阻抗与频率特性。确保磁珠的电阻阻抗远高于噪声频率范围内的无功阻抗。图 2-13 所示为 Murata 器件 BLM21PG300SN1 的阻抗与频率特性。可以看出，该磁珠可在 100MHz 至 3GHz 范围的噪声频率下提供出色性能。




图 2-13. BLM21PG300SN1 的阻抗特性

### 3 原理图和测试结果

图 3-1 所示为 EMI 测试原理图。在输入侧增加了一个差分扼流圈作为差分滤波器，在输入侧增加了两个铁氧体磁珠作为共模滤波器。




图 3-1. EMC 测试原理图

### 3.1 测试结果

图 3-2 所示为降压模式下的 EMI 测试结果。图 3-3 所示为升压模式下的 EMI 测试结果。很明显，传导 EMI 和辐射 EMI 均以超过 6dB 的余量满足了 CISPR25 5 级限制要求。




图 3-2. 降压模式 EMI 结果 ( VIN = 12V , VOUT = 5V , IOU = 3A )




图 3-3. 升压模式 EMI 结果 ( VIN = 12V , VOUT = 20V , IOOUT = 3A )

## 4 总结

降压/升压转换器中的主要辐射源是输入和输出开关环路。为减少辐射，这些关键环路应尽可能小，我们可通过合理放置元件来减少开关环路。在开关环路中放置一个具有最小电介质厚度的实心接地平面可进一步减少等效开关环路。元件放置方式和测试条件均相同时，4层 PCB 的辐射 EMI 减少了 15dBuV/m 以上。如果未对 PCB 尺寸加以限制，可通过对称放置去耦电容器来消除磁场。频率抖动技术对于降低平均 EMI 噪声水平非常有帮助，它将窄带噪声扩散到宽带噪声，与无频率抖动的情况相比，平均噪声水平大幅降低。对于大功率和高频应用，在直流输入侧和输出侧添加滤波器也很有帮助。

## 5 参考文献

1. 德州仪器 (TI), 《具有 I2C 接口的 TPS55288 36V、16A 降压/升压转换器》数据表
2. 德州仪器 (TI), 《降低 TPS61088 升压转换器中的辐射 EMI》应用报告
3. 德州仪器 (TI), 《AN-2162: 轻松解决直流/直流转换器的传导 EMI 问题》
4. [Understanding the Effect of PCB Layout on Circuit Performance in a High Frequency Gallium Nitride Based Point of Load Converter](#)



## 重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2022，德州仪器 (TI) 公司