Application Note **DP83822** 疑难解答指南

TEXAS INSTRUMENTS

Avtar Dhaliwal

摘要

本应用手册提供了评估新应用和确认预期功能的建议流程。这些分步建议将有助于简化 DP83822 设计的电路板启动和初始评估。

内容

1 DP83822 应用概述	2
2 排查 PHY 应用问题	2
2.1 原理图和布局检查清单	3
2.2 验证 PHY 是否成功上电	3
2.3 读取并检查寄存器值	5
2.4 外设引脚检查	5
2.5 在初始化期间验证 Strap 配置	8
2.6 调试链路质量	9
2.7 具有各种环回模式的内置自检	10
2.8 调试光纤连接	12
2.9 调试 MAC 接口	14
2.10 调试帧起始检测	21
2.11 工具和参考	21
3参考资料	25

插图清单

图 1-1. DP83822 方框图	<mark>2</mark>
图 2-1. 上电时序	4
图 2-2. MDC/MDIO 写入示例	6
图 2-3. MDC/MDIO 读取示例	7
图 2-4. 用于 MDI 信号测量的 100 Ω 端接电缆	7
图 2-5. 100M 端接电缆的连接图	8
图 2-6. DP83822 链路脉冲	<mark>8</mark>
图 2-7. 自举电路	9
图 2-8. MAC 侧模拟环回模式示例	10
图 2-9. 方框图、反向(电缆侧)环回模式	10
图 2-10. 具有环回功能的数据生成器和校验器	11
图 2-11. 光纤网络电路	13
图 2-12. RGMI 信令	15
图 2-13. RGMII 对齐模式下的 RX_CLK 和 RX_D0 时序(黄色波形(通道 1) = RX_CLK, 蓝色波形(通道 2) = RX_D)) <mark>16</mark>
图 2-14. RGMII RX 移位模式下的 RX_CLK 和 RX_D0 时序(黄色波形(通道 1)= RX_CLK,蓝色波形(通道 2)=	
RX_D0)	16
图 2-15. RMII 从信令	18
图 2-16. RMII 主信令	18
图 2-17. RMII 的 RX_CLK 和 RX_D0 时序(黄色波形(通道 1) = RX_CLK,蓝色波形(通道 2) = RX_D0)	19
图 2-18. MII 信令	20
图 2-19. MII 的 RX_CLK 和 RX_D0 时序(蓝色波形(通道 2) = RX_CLK,紫色波形(通道 3) = RX_D0)	20
图 2-20. IEEE 1588 消息时间戳点	<mark>21</mark>
图 2-21. USB-2-MDIO GUI	22

图 2-22. MSP430 LaunchPad.....

......22

表格清单

表 2-1. PHY 电源电压规格	3
表 2-2. 时序要求, 上电时序	3
表 2-3. SMI 协议结构	6
表 2-4. 建议 4 级 Strap 配置电阻比	9
表 2-5.4 级 Strap 配置电压比	9
表 2-6. 链路质量 MSE 寄存器	
表 2-7. MSE 链路质量范围	10
表 2-8. 自举配置	14
表 2-9. 0x0465 光纤通用配置寄存器 (FIBER GENCFG)	14
表 2-10. RGMII 信号	14
表 2-11. RGMII 移位配置	15
表 2-12. RGMII 输入时序规格	
表 2-13. RGMII 输出时序规格	
表 2-14. RMII 信号	
表 2-15. MII 信号	

商标

所有商标均为其各自所有者的财产。

1 DP83822 应用概述

DP83822 是一款超稳健、低功耗单端口 10/100Mbps 以太网 PHY,旨在用于恶劣的工业环境。DP83822 提供通过标准双绞线电缆发送和接收数据或者连接到外部光纤收发器所需的所有物理层功能。此外,DP83822 还可通过标准 MII、RMII 或 RGMII 接口灵活地连接到 MAC。

图 1-1 是典型 DP83822 应用的简化系统方框图。



Copyright © 2016, Texas Instruments Incorporated

图 1-1. DP83822 方框图

DP83822 将连接到以太网 MAC 和 MDI。通过变压器和连接器 (用于铜缆应用)或电容器和收发器 (用于光纤应用)与 MDI 连接。

2 排查 PHY 应用问题

以下各节从较高层次介绍调试方法,尝试从具有广泛影响的应用特性开始,然后致力于研究设计的更重点方面。

2.1 原理图和布局检查清单

参考并验证 DP83822 产品页面中的*设计和开发* 部分记录的所有原理图和布局建议。原理图检查清单电子表格中 包含一个 strap 配置工具,其中包含所有可用 strap 配置以及基于引脚的检查清单。检查清单包含带浅橙色阴影下 拉菜单的特殊单元格,使您能够选择所需的 strap 配置,并在基于引脚的检查清单中提供所需的元件和原理图。

2.2 验证 PHY 是否成功上电

在使用上一节中的原理图检查清单验证原理图后,为了开始测试 PHY 应用可能存在的任何其他问题,必须首先成功为 PHY 加电才能执行任何其他调试过程。探测 PHY 的电压轨以确保电压处于 PHY 电源电压规格中定义的限制范围内。验证上电电压参数时序是否在时序要求、上电时序和上电时序中定义的限制范围内。

	说明	最小值	典型值	最大值	单位
VDDIO	电源电压 1/O = 1.8V	1.71	1.8	1.89	V
	电源电压 I/O = 2.5V	2.375	2.5	2.625	
	电源电压 I/O = 3.3V	3.15	3.3	3.45	
AVD	电源电压模拟 = 3.3V	3.15	3.3	3.45	V
	电源电压模拟 = 1.8V	1.71	1.8	1.89	
中心抽头 (CT)	电源电压中心抽头 = 3.3V	3.15	3.3	3.45	V
	电源电压模拟 = 1.8V	1.71	1.8	1.89	

表 2-1. PHY 电源电压规格

表 2-2. 时序要求,上电时序

参数		测试条件	最小值	典型值	最大值	单位
Τ1	VDDIO(数字电源)斜坡后的AVD(模拟电源) 斜坡延迟。 在电源斜坡之前,AVD和VDDIO电位不得超过 0.3V。	从电压斜坡开始的时间	- 100		100	ms
	VDDIO 斜坡时间				100	ms
	AVD 斜坡时间				100	ms
Т2	MDC 前导码之前的上电后稳定时间,用于访问寄存器。 在这最长等待时间之后的任何时间进入的 MDC 前导码都有效。	MDIO 被拉至高电平,用于 32 位 串行管理初始化			200	ms
Т3	上电所需的硬件配置锁存时间				200	ms
T4	硬件配置引脚转换为输出驱动器			64		ns
T5	上电后的快速链路脉冲传输延迟			1.5		S





备注

如果 DP83822 存在链路建立问题,并且 VDDA 在 3.3V 下运行,请检查寄存器 0x0421 以查看 AVDD 电平和 VDDIO 电平与所需输出匹配。寄存器 0x0421 bit[2]=1 表示 3.3V VDDA。如果寄存器 0x0421 与所需的结果不匹配,请将 0x041F 寄存器写入所需的电压电平。写入寄存器 0x041F bit[12] = 1。

寄存器 0x0421 和 0x041F 是扩展寄存器,请务必遵循扩展寄存器访问。

2.3 读取并检查寄存器值

读取寄存器并验证器件特定数据表中显示的默认值。请注意,某些寄存器的初始值可能会因 strap 配置选项而异。

	具有自动协商功能的寄存器值		
寄存器地址	10Mbps	100Mbps	
0x0000	3100	3100	
0x0001	786D	786D	
0x0002	2000	2000	
0x0003	A240	A240	
0x0004	0061	C1E1	
0x0005	C1E1	C1E1	
0x0007	2001	2001	
0x0009	0000	0000	
0x000A	0100	0100	
0x000B	1000	1000	
0x000F	0000	0000	
0x0010	4117	4715	
0x0011	0108	0108	
0x0012	0000	0000	
0x0013	0000	0000	
0x0014	0000	0000	
0x0015	0000	0000	
0x0016	0000	0000	
0x0017	0041	0041	
0x0018	0400	0400	
0x0019	8021	8C21	
0x001A	0000	0000	
0X001B	007D	007D	
0X001C	05EE	05EE	
0x001E	0002	0102	

在 PHY 以给定速度链接的情况下,使用这些值作为参考来识别预期运行的任何变化。请注意,并非所有寄存器都 需要相同,例如。

- 寄存器 0x0005 的值取决于链路伙伴的能力。
- 寄存器 0x0010 的 MSB 中的 "4" 或 "0" 差异是由于位 14 MDI/MDIX 模式造成的,不会产生任何影响。显着 差异是作为 LSB 的 "7" 或 "5",这会告知您速度状态。

示例:在以 10Mbps 的速率为 PHY 供电并链接之后,寄存器 0x0010 以值 0x0017 读取,这意味着位 [4, 2, 1, 0] 是高电平。这些位会确认:自协商完成、全双工、10Mbps 模式以及建立了有效链路。

对于表中显示的任何不同于预期值的值,重复此过程将有助于诊断 PHY 的确切状态来解决遇到的任何问题。

2.4 外设引脚检查

以下部分详细介绍了 PHY 运行期间各种外设输出引脚的预期值 - 测量并比较标注的引脚输出以验证 PHY 运行。

2.4.1 探测 RESET_N 信号

复位引脚为低电平有效。务必确认控制器未将 RESET_N 信号驱动为低电平。否则,器件将保持复位状态,并且不会响应。



2.4.2 探测 RBIAS 引脚

RBIAS 电阻器用于在 PHY 中产生内部偏置电流和电压。它的额定容差为 1%,因此 PHY 能够满足严格的 IEEE 802.3 规范。

测量 RBIAS 电阻两端电压的直流值,并确认电压为 2.7 V。

为电路板断电并验证 RBIAS 电阻器值是否为 4.87kΩ ±1%

2.4.3 探测串行管理接口(MDC、MDIO)信号

如果寄存器读取和写入成功,则可以跳过本节,因为不需要验证串行管理接口的正确运行。

未驱动时, MDIO 应上拉至 I/O 电源。探测 MDIO 以确认默认电压。探测之前,请确保 MDIO 线路上连接了 2.2k Ω 上拉电阻,如果是扩展寄存器,请务必遵循扩展寄存器访问。如果看到不应出现的异常值,请探测 MDC 和 MDIO 以进行进一步调试。

尝试写入和读取寄存器。使用数据表验证 MDIO 数据序列,确保 MDIO 读取访问时序正确。

表 2-3. SMI 协议结构			
SMI 协议	<idle><start><op code=""><device addr=""><reg addr=""><turnaround><data><idle></idle></data></turnaround></reg></device></op></start></idle>		
读取寄存器	<idle><01><10><aaaaa><rrrrr><z0><xxxx xxxx=""><idle></idle></xxxx></z0></rrrrr></aaaaa></idle>		
写入寄存器	<idle><01><01><aaaaa><rrrr><10><xxxx xxxx=""><idle></idle></xxxx></rrrr></aaaaa></idle>		



图 2-2. MDC/MDIO 写入示例





图 2-3. MDC/MDIO 读取示例

2.4.4 探测 MDI 信号

链路脉冲应在通道发送和接收差分对(TD_P、TD_M)上可见。

具有 100 欧姆终端的短以太网电缆可用于测量 MDI 信号。端接电缆如图 2-4 所示。图 2-5 展示了使用端接电缆进行测量的连接图。



图 2-4. 用于 MDI 信号测量的 100 Ω 端接电缆







链路脉冲的标称宽度为 100ns,每 16ms 发生一次。图 2-6 显示了正确的链路脉冲。



图 2-6. DP83822 链路脉冲

2.5 在初始化期间验证 Strap 配置

可以从寄存器 0x467 (SOR_1) 和 0x468 (SOR2) 读取 strap 配置值,这些寄存器是扩展寄存器,只能使用扩展寄存器访问进行访问。在读取的 strap 配置值与所需的 strap 配置不同的情况下,可以测量配置 (strap) 引脚的电压电平。可在上电期间以及上电后 RESET_N 信号有效时进行测量。也可以使用 DP83822 原理图检查清单中内置的 strap 配置工具来验证 strap 配置。

DP83822 使用接收路径引脚作为自动加载 (bootstrap) 选项,以便将器件置于特定的运行模式。上电或硬件复位时 会通过 PHY 复位控制寄存器 (PHYRCR,地址 0x001F)中的 RESET 引脚或 bit[15] 对这些引脚的值进行采样。 DP83822 自举引脚为 4 级引脚,下面将对其进行更详细的描述。由于自举引脚可能在复位取消后具有替代功能,因此不应将它们直接连接到 VCC 或 GND。为确保正常运行,需要使用上拉和下拉电阻器。

可通过 4 级 strap 配置或串行管理接口来完成器件配置。应使用建议值的上拉电阻器和下拉电阻器来设置自举引 脚输入和电源的电压比,从而选择一种可能的模式。



图 2-7. 自举电路

表 2-4. 建议 4 级 Strap 配置电阻比

模式 ⁽¹⁾	理想 R _{H (kΩ)}	理想 R _{L (kΩ)}	
	下拉引脚 (9k Ω)		
1(默认值)	断开	断开	
2	10	2.49	
3	5.76	2.49	
4	2.49	断开	
上拉引脚 (50k Ω)			
1	断开	1.96	
2	13	1.96	
3	6.2	1.96	
4(默认值)	断开	断开	

(1) 建议设置电阻的容差为 1%。

表 2-5.4 级 Strap 配置电压比

目标电压(1)	模式1	模式 2	模式 3	模式 4
V _{max} (V)	0.098 x VDDIO	0.181 x VDDIO	0.277 x VDDIO	VDDIO
V _{typ} (V)	0	0.165 x VDDIO	0.252 x VDDIO	VDDIO
V _{min} (V)	0	0.148 x VDDIO	0.227 x VDDIO	0.694 x VDDIO

(1) 由生产测试、特性或设计确保。

2.6 调试链路质量

链路问题可能有以下几种原因:

- 电缆长度和质量
- 25MHz 参考时钟的时钟质量
- MDI 信号质量
- PHY 处于哪种广播模式



为验证链路建立是否成功,请确认寄存器 0x0001 的位 [2] 被读取为高电平 [1],如果适用,则目视检查链路 LED 是否亮起。尽管成功建立链路,但链路质量仍会导致数据包丢失和 CRC 错误,因此最好始终验证 PHY 与链路伙 伴之间的信号质量,以确保信号完整性。

完成所有先前的步骤以确保 PHY 成功运行后,最常见的链路问题发生在电缆或连接器上。若要查找 PHY 处于哪种广播模式,可以读取寄存器 0x0004 自动协商广播寄存器 (ANAR)。对于链路伙伴,可以读取寄存器 0x0005 自动协商链路伙伴能力寄存器 (ANLPAR)。

PHY 通电并连接到链路伙伴后,可以读取以下寄存器以确定链路的运行状况:

表 2-6. 链路质量 MSE 寄存器

通道	寄存器地址
A	0x218

对于给定的通道,读取寄存器值以确定 MSE(均方误差),转换为十进制,并参阅表 2-7 来确定链路质量。

链路质量	寄存器地址
非常好	< 522
好	522-827
差	> 827

也可以在 PHY 上执行时域反射法 (TDR) 测试,以检测线路连接内的问题以及故障发生位置。有关不同 TDR 配置 和测试模式以及如何在 PHY 上运行 TDR 测试的详细信息,请参阅*如何使用 DP83822 的 TDR 功能*。

2.7 具有各种环回模式的内置自检

提供了多个环回测试选项,可用于测试和验证 PHY 中的各种功能块。通过启用环回模式,您可以使用 xMII/PCS/ Digital/AFE 环回检查 MAC 与 PHY 之间的连接,以及使用反向环回检查 PHY 与 MDI 之间的连接。



图 2-8. MAC 侧模拟环回模式示例



图 2-9. 方框图、反向(电缆侧)环回模式

建议使用模拟环回来检查 MAC 和 PHY 之间的完整数据路径,而反向环回与链路伙伴一起使用以验证 PHY 和 MDI(链路伙伴)之间的数据路径。

该器件还包含内部 PRBS 内置自检 (BIST) 电路,可适应电路内测试或诊断。可以使用各种环回模式执行 BIST, 以通过生成包含可变内容的封包化数据来隔离数据路径特定部分的任何问题。提供了脚本来启用数据生成器/校验 器以及各种环回模式。



图 2-10. 具有环回功能的数据生成器和校验器

通过 MAC 发送和接收数据包:

如果可以使用 MAC 生成和检查数据包,并且 PHY 有一个具有反向环回功能的工作链路伙伴,请按如下方式验证 完整数据路径:

- 1. 为 PHY 供电并将其连接到 MAC 和一个正常工作的链路伙伴。
- 2. 在链路伙伴上启用反向环回。
- 3. 将测试数据包从 MAC 发送到 PHY。
- 4. 验证 MAC 是否接收相同的测试数据包。

如果 MAC 接收到相同的测试数据包而未出现问题,则通过 MAC → PHY → 链路伙伴 (MDI) 的完整数据路径是有效的。如果此测试未通过,则执行模拟环回以隔离数据路径上的问题(在运行模拟环回之前断开电缆侧连接):

- 1. 为 PHY 供电并将其连接到 MAC。
- 2. 在 PHY 上启用模拟环回 (写入寄存器 0x0016 = 0x0108)。
- 3. 将测试数据包从 MAC 发送到 PHY。
- 4. 验证 MAC 是否接收相同的测试数据包。

如果 MAC 接收到相同的测试数据包,则通过 MAC → PHY 的数据路径有效,并且问题已与 MDI 数据路径隔离。 如果此测试未通过,则问题可能出在 MAC 接口上。要检查 MAC 接口,请参阅调试 MAC 接口。

下面是执行模拟环回的寄存器读取和写入的示例序列:

// Analog Loopback

begin

001F 8000 //Hard Reset 0000 2100 //Disables Auto-Neg, Selects 100 Mbps 0016 0108 //Select Analog Loopback 030B 3380 //This helps PRBS LOCK 0016 3108 //Enables PRBS Checker Config & Packet Generation Enable //After you write '3108' the register should Read 3b04. (Bit 11 & 9 go high) 001B 807D //Lock Error Counter's Value 001B //after running this test check register 0010 bit 0 should be 1 end



通过 BIST 发送和接收数据包:

如果无法通过 MAC 生成和检查数据包,请使用外部数据包生成器或内部 PRBS 数据包生成和检查功能来验证数据路径。使用 PRBS 和正常工作的链路伙伴执行反向环回,如下所示:

- 1. 为 PHY 供电并将其连接到链路伙伴。
- 2. 在 PHY 上启用 PRBS 数据包生成 (将 0x16 写入 5000)。
- 3. 在链路伙伴上启用反向环回

4. 等待至少一秒钟,然后检查 PHY 上的 PRBS 锁定状态(读取寄存器 0x17[11:10])。

如果寄存器 0x17[11] 为高电平,则通过 PHY → MDI 的数据路径有效。如果此测试未通过,则问题可能出在 PHY 的内部数据路径或 MDI 上。要验证内部数据路径,请使用以下脚本执行带有模拟环回的 PRBS。如果内部数据路 径有效,则问题将与 MDI 隔离(假设链路伙伴正常工作)。

以下是使用两个 DP83822 PHY 时,为执行 BIST 而进行的寄存器读取和写入的示例序列:

// Reverse Loopback on PHY

begin

001F 8000 //Hard Reset 0000 2100 //Disables Auto-Neg, Selects 100 Mbps 0016 5000 //Enables PRBS packet generation 0017 // check PRBS lock status

end

// Reverse Loopback on Link Partner

begin

001F 8000 //Hard Reset 0000 2100 //Disables Auto-Neg, Selects 100 Mbps 0016 0110 //Select Reverse Loopback

end

2.8 调试光纤连接

光纤网络电路显示了 100Mbps 光纤网络的推荐电路。如果 PCB 和元件特性发生变化,则需要测试应用,以验证 电路是否满足预期应用的要求。

所有电阻和电容应尽可能靠近光纤收发器放置。





图 2-11. 光纤网络电路

备注

适用于 PECL 和 LVPECL 应用。有关所需的推荐附加电容器和电阻器,请参阅 DP83822 EVM 用户指 *南*。

SFP 光纤收发器通常具有集成的交流耦合电容器。可能不需要添加外部电容器。

DP83822 提供符合 IEEE 802.3 标准的 100BASE-FX 运行。硬件自举或寄存器配置可用于启用 100BASE-FX 运行。

DP83822IF 和 DP83822HF 是 DP83822 支持光纤功能的型号。寄存器 0x0001 中的位 2 指示铜缆和光纤运行模式的链路状态。在铜缆模式下,该寄存器的行为符合预期:位 12 将根据链接状态在"1"和"0"之间切换。但在光纤中,当链路状态发生变化时,此位不会切换。为了准确地检查链路状态,必须在读取寄存器 0x0001 之前执行 软复位(设置寄存器 0x001F = 4000)。

DP83822 还具有信号检测引脚的附加特性,可直接连接到业界通用光纤收发器。使用 FX_EN 自举启用 100BASE-FX 运行时,AMDIX_EN 自举将变为 SD_EN 自举。如果通过将 FX_EN 设置为自举模式 2 或 3 来启用 100BASE-FX 运行,当 SD_EN 设置为自举模式 3 或 4 时,SD_EN 将启用信号检测引脚 LED_1。有关硬件自举 的模式信息,请参阅在初始化期间验证 Strap 配置。

备注 100BASE-FX 信号检测引脚 (LED_1) 极性由光纤通用配置寄存器 (FIBER GENCFG,寄存器 0x0465)中的 bit[0] 控制。默认情况下,信号检测为高电平有效极性。

备注

TI 建议将光收发器的信号检测引脚连接到 LED_1 引脚,并在 100BASE-FX 模式下使用 SD_EN 自举引 脚启用它。设计中未使用 LED_1 引脚,如果光纤模块和 DP83822 之间的电气链路中断、断开或以其 他方式中断,则只能通过 MDIO/MDC 接口启动软复位来恢复链路。

表 2-8. 自举配置

引脚名称	引脚编 号	PU/PD	模式	说明
COL	29	PU	2或3	FX_EN:启用 100BASE-FX
RX_ER	28	PU	3或4	SD_EN:当设置为"1"时,在LED_1上启用 100BASE-FX 信号检测。必须启用 FX_EN 自举才能使 SD_EN 自举正常工作。信号检测为高电平有效,但可以使用光纤通用配置寄存器(FIBER GENCFG,寄存器 0x0465)更改极性。

表 2-9. 0x0465 光纤通用配置寄存器 (FIBER GENCFG)

位	名称	类型	默认值	功能
0	100Base-FX 信号极 性检测	R/W	0	100Base-FX 信号极性检测:1=信号检测为低电平 有效 0=信号检测为高电平有效。当设置为高电平有 效时,如果 SD 引脚检测到低电平状态(SD = "0"),链路将会断开。当设置为低电平有效时, 如果 SD 引脚检测到高电平状态(SD = "1"),链 路将会断开。注意:要在 LED_1(引脚 #24)上启用 100BaseFX 信号检测,请设置 SD_EN = "1"

2.9 调试 MAC 接口

RGMII

表 2-10 中总结了 RGMII 信号。

表 2-10. RGMII 信号

函数	引脚
数据信号	TX_D[3:0]
	RX_D[3:0]
发送和接收信号	TX_CTRL
	RX_CTRL
时钟	TX_CLK
	RX_CLK





图 2-12. RGMII 信令

为了使 MAC 能够从 PHY 发送和接收正确的数据,必须选择正确的 RGMII 模式,使得 PHY 和 MAC 不会同时处于 Tx 和 Rx 侧的对齐模式或移位模式。表 2-11 列出了正确的 RGMII 延迟配置。

表 2-11. RGMII 移位配置				
MAC 配置	所需的 PHY 配置			
Rx 侧的 RGMII 对齐	Rx 侧的 RGMII 移位			
Rx 侧的 RGMII 移位	Rx 侧的 RGMII 对齐			
Tx 侧的 RGMII 对齐	Tx 侧的 RGMII 移位			
Tx 侧的 RGMII 移位	Tx 侧的 RGMII 对齐			

参考下面的波形来验证 RGMII 模式下的预期 MAC 数据和时钟信号。该表显示了从器件特定数据表获取的显示在 波形中的规格。



File	Edit	Vertical	Horiz/Acq	Trig Display	Cursors	Measure	Mask Ma	th MyScope	Analyze	Utilities	Help 🔽		- SERVIN	Tek 📃	X
							1			-					
1															
E															
H															
-			and strate later	الهوار الوالا مريح أيركو	Adamente to	A CONTRACTOR OF CONTRACTOR	have the base	and Any of	-	adama .		a liter M	wanter wanter and	which which and	J.J.Ma
E			1		7			1				1		· · · · · · · · · · · · · · · · · · ·	
			(TO 001									1		e esta esta est	-
1		50.0%	50.0%					4						A	
1								1				1	4		
2	-	- and - from - of			der trait			and the selected frames	- stepte a firstage int	the Group of the	and the second	4	1 State market	with the state of the state	inerighters.
F															
F															
F															
-															
Ξ															
4															
	C1	2.0V	Offset:1.0V	50Ω ^B W:3	.5G					A' Ct	1.72		20.0ns/div 6.2	GS/s 160.0ps	/pt
	C2	2.0V/div	5	0Ω ^B W:8.0G										Single Seq	
			Value	Mean	Min	Max	St	Dev Cou	nt Info				1 acqs	RL:1.25k	4.15
	C1	Freq	24.98MHz	24.980016M	24.98M	24.98M	0.0	1.0	0				Auto August	02, 2025 13:04	+. 13
	C1	Ampl	3.36V	3.36	3.36	3.36	0.0	1.0							
	C1C2	Dely*	453.3ps	453.33333p	453.3p	453.3p	0.0	1.0	۲						
	C2	Ampl	3.36V	3.36	3.36	3.36	0.0	1.0		J					

图 2-13. RGMII 对齐模式下的 RX_CLK 和 RX_D0 时序(黄色波形(通道 1)= RX_CLK,蓝色波形(通道 2)= RX_D0)



图 2-14. RGMII RX 移位模式下的 RX_CLK 和 RX_D0 时序(黄色波形(通道 1)= RX_CLK,蓝色波形(通道 2)= RX_D0)

对于 RGMII Rx 移位模式,请确认 RX_CLK 移位 3.5ns;对于 RGMII TX 时钟移位,请确认 TX_CLK 移位 3.5ns。

参数	测试条件	最小值	典型值	最大值	单位	
T _{cyc}	TX_CLK/时钟周期时长	36	40	44	ns	
T _{setup(align)}	TX_D[3:0], TX_CTRL 设置至 TX_CLK(对齐模式)	1	2		ns	
T _{hold(align)}	TX_D[3:0], TX_CTRL 保持至 TX_CLK (对齐模式)	1	2		ns	

表 2-12. RGMII 输入时序规格

表 2-13. RGMII 输出时序规格

参数	测试条件	最小值	典型值	最大值	单位
T _{skew(align)}	RX_D[3:0], RX_CLK 后的 RX_CTRL 延迟(对齐模	-500	0		ps
	式)				
T _{setup(shift)}	RX_D[3:0], RX_CLK 后的 RX_CTRL 延迟(已启用 移位模式,默认设置)	1.2	2		ns
T _{cyc}	RX_CLK/时钟周期时长	36	40	44	ns
Duty_G	RX_CLK/占空比	40	50	60	%
T _r /T _f	RX_CLK/上升下降时间 (20% 至 80%)			750	ps

RMII

包含了简化媒体独立接口 (RMII) 协会提供的 RMII 规范中指定的 RMII。该接口旨在为第 22 条中指定的 IEEE 802.3u MII 提供一种引脚数更少的替代方案。从架构上讲,RMII 规范在 MII 的任一侧提供了一个额外的调节层,但在没有 MII 的情况下可实现。提供两种类型的 RMII 操作:RMII 从器件和 RMII 主器件。在 RMII 从工作模式下,由连接到 XI 引脚的 50MHz CMOS 电平振荡器供电,并且与 MAC 共用同一个时钟。在 RMII 主工作模式下,由连接到 XI 引脚的 25MHz CMOS 电平振荡器或连接在 XI 和 XO 引脚上的 25MHz 晶体供电。以三个 GPIO中的任何一个为基准的 50MHz 输出时钟连接到 MAC。

备注

如果通过自举配置 RMII 主模式,则将在 RX_D3 (GPIO3) 上自动启用 50MHz 输出时钟。

RMII 规范具有以下特性:

- 支持 100BASE-FX、100BASE-TX 和 10BASE-Te。
- 从 MAC 到 PHY (或来自外部源)的单个时钟基准
- 提供独立的2位宽发送和接收数据路径
- 使用与 MII 接口相同的 CMOS 信号电平

在此模式下,针对发送和接收路径使用内部 50MHz 参考时钟,每个时钟周期的数据传输为 2 位。

表 2-14 中总结了 RMII 信号。

表 2-14. RMII 信号

函数	引脚
数据信号	TX_D[1:0]
	RX_D[1:0]
发送和接收信号	TX_EN
	CRS_DV



图 2-16. RMII 主信令

备注

有关在 RMII 中继器模式下使用 DP83822 的信息,请参阅 DP83822 RMII 中继器模式。

有关简化媒体独立接口的更多信息,请参阅 "DP83822 低功耗耐用型 10/100Mbps 以太网物理层收发器"数据表的简化媒体独立接口 (RMII) 部分。





图 2-17. RMII 的 RX_CLK 和 RX_D0 时序(黄色波形(通道 1)= RX_CLK,蓝色波形(通道 2)= RX_D0)

MII

媒体独立接口是同步 4 位宽半字节数据接口,可将 PHY 连接到 MAC。MII 完全符合 IEEE 802.3-2002 第 22 条。 表 2-15 中总结了 MII 信号。

表	2-1	5. N	IIN	信号
---	-----	------	-----	----

函数	引脚
粉堆信品	TX_D[3:0]
数据信亏 	RX_D[3:0]
发送和接收信号	TX_EN
	RX_DV
(A) 政业大台日	CRS
线路状念信兮 	COL
n-+ &+	TX_CLK
h] #H	RX_CLK





图 2-18. MII 信令

此外, MII 接口还包括载波侦听信号 (CRS) 以及冲突检测信号 (COL)。CRS 信号置位以指示数据的接收或发送。 COL 信号置位可指示在半双工模式中,当发送和接收操作同时发生时会发生冲突。



图 2-19. MII 的 RX_CLK 和 RX_D0 时序(蓝色波形(通道 2)= RX_CLK,紫色波形(通道 3)= RX_D0)

2.10 调试帧起始检测

SFD 上的 IEEE 1588 指示脉冲可以被传送至下列任一引脚: LED_0、LED_1 (GPIO1)、COL (GPIO2)、RX_D3 (GPIO3)、INT/PWDN_N 和 CRS。可通过寄存器 0x003F 来调整脉冲的确切时序。



图 2-20. IEEE 1588 消息时间戳点

有三个寄存器可用于控制 IEEE 1588 发送和接收指示的路由。寄存器 0x003E 能够将发送和接收指示路由到 LED_0 (GPIO1)、COL (GPIO2)、CRS 和 INT/PWDN_N。两个额外的寄存器允许进行额外的引脚选择,并通过 使用 IO MUX GPIO 控制寄存器 (寄存器 0x0462 和寄存器 0x0463)集中进行 GPIO 控制。在寄存器 IOCTRLx 中启用/设置 RX_SFD 和 TX_SFD 引脚后,写入以下两个寄存器:

- 程序(寄存器 0x0456 = 值 0x000A)
- 程序(寄存器 0x04A0 = 值 0x1080)
 - 请注意,寄存器 0x04A0 将启用"位7:WOL"。这有助于提高 SFD 检测的精度,但并非必须更改。这不 会导致 PHY 检测 WoL 数据包,因为 WoL 功能需要额外的寄存器配置。

备注 必须执行软件复位才能加载这些寄存器值(寄存器 0x001F = 值 0x4000)。

2.11 工具和参考

2.11.1 DP83822 寄存器访问

如果应用中不能轻松访问寄存器,可从 TI 获取 USB-2-MDIO GUI,它可与 MSP430 LaunchPad 搭配使用,并可 通过 TI 网上商店购买。GUI 支持读取和写入寄存器以及运行脚本文件。它可与 DP83822 和 TI 以太网产品系列中 的其他器件搭配使用。USB-2-MDIO 用户指南和 GUI 可从以下位置下载:http://www.ti.com.cn/tool/cn/usb-2-mdio。



File Set	tings Help	
PHY ID	Extended Register	Port Status
	Register Address	Open Port
	Data	Close Port
Read	Write	ClearText



图 2-22. MSP430 LaunchPad

图 2-21. USB-2-MDIO GUI

下面是一个示例脚本,也可以在"Help"菜单的 USB-2-MDIO GUI 中找到:

// This is how you make a comment. All scripts must start with 'begin'
begin
// To read a register, all you need to do is put down the 4 digit
// HEX value of the registers (from 0000 to FFFF)
// Example to read registers 0001, 000A, and 0017
0001
000A
0017
// To write a register, all you need to do is put down the 4 digit
// HEX value of the register (from 0000 to FFFF) followed by the
// HEX value of the register (from 0000 to FFFF) followed by the
// HEX you desire to configure the register to (from 0000 to FFFF)
// Example to write 2100 to register 0000 and
// Example to write 0110 to register 0016
0000 2100
0016 0110
// You must end the script by adding 'end' once you are finished
end

由 IEEE 802.3 定义的串行管理接口是单主总线。MDC 时钟由总线主控(通常是以太网 MAC)生成。要使用 USB-2-MDIO GUI,必须在 MSP430 LaunchPad 与 DP83822 MDIO 和 MDC 引脚之间直接建立连接。

- MSP430 引脚 4.2 → PHY 的 MDIO 引脚
- MSP420 引脚 4.1 → PHY 的 MDC 引脚

2.11.2 扩展寄存器访问

要在扩展寄存器空间中读取和写入寄存器,请参阅以下过程:

MMD"1F"寄存器的写入过程:

- 写入 reg<000D> = 0x001F
- 写入 reg<000E> = <address>
- 写入 reg<000D> = 0x401F
- 写入 reg<000E> = <value>
- MMD"1F"寄存器的读取过程:
- 写入 reg<000D> = 0x001F
- 写入 reg<000E> = <address>
- 写入 reg<000D> = 0x401F
- 读取 reg<000E>

在写入操作之后,若要写入扩展寄存器组中的寄存器并自动将地址寄存器递增到下一更高值:

- MMD"1F"寄存器的写入(有后增量)过程:
- 写入 reg<000D> = 0x001F
- 写入 reg<000E> = <address>
- 写入 reg<000D> = 0x401F
- 写入 reg<000E> = 0x0C50
- 写入 reg<000E> = <value>

在读取操作之后,若要读取扩展寄存器组中的寄存器并自动将地址寄存器递增到下一更高值:

MMD"1F"寄存器的读取(有后增量)过程:

写入 reg<000D> = 0x001F

- 写入 reg<000E> = <address>
- 写入 reg<000D> = 0x801F
- 读取 reg<000E>
- 读取 reg<000E>

备注

上述写入和读取过程通常用于地址大于 0x001F 的寄存器,但该过程通常也可用于任何地址。



2.11.3 Linux 上的软件和驱动程序调试

PHY 在 Linux 系统上运行所需的两个基本元件是器件树和驱动程序文件, DP83822 驱动程序可在此处找到。以下 是器件树外观的示例格式。

```
mdio0 {
#address-cells = <1>;
#size-cells = <0>;
ethphy0: ethernet-phy@0 {
reg = <0>;
rx-internal-delay-ps = <1>;
tx-internal-delay-ps = <1>;
};
};
```

备注

可以在以下路径中找到示例绑定文件:root/Documentation/devicetree/bindings/net/ti,dp83822.yaml。

2.11.3.1 普通端子输出和解决方案

使用终端命令"dmesg | grep mdio",从软件的角度来看,可能会有几条线索显示是什么原因导致 PHY 无法正常工作。

\$ dmesg | grep "mdio"

可能的输出之一如下所示:

\$ mdio_bus xxx.ethernet-x: MDIO device at address 8 is missing

该消息指示 PHY 未在 MDIO 总线上找到,这可能是由多个问题引起的。一种常见原因是器件树缺失或不正确,但 也可能是由于 PHY 无法正常工作或 SMI 连接不良。

一旦可以在 MDIO 总线上检测到 PHY,另一个常见错误消息如下所示:

\$ Generic PHY xxx.ethernet-x: attached PHY driver [Generic PHY]

该消息指示相应 PHY 的驱动程序文件未正确加载或根本不存在,并且加载到通用驱动程序中的 Linux 很可能无法 与 PHY 配合使用。在这种情况下,请验证驱动程序是否已成功编译并已添加到 Linux,并确保驱动程序与所使用 的 PHY 型号相匹配。

最后,可能会显示如下类似消息:

\$ am65-cpsw-nuss c000000.ethernet eth3: PHY [c000f00.mdio:05] driver [TI DP83822] (irq=POLL)

该消息显示 PHY 已加载正确的驱动程序并成功检测到。运行 ifconfig 验证网络接口是否存在。

参考资料

当 PHY 成功识别为网络适配器时的示例 ifconfig 输出:

```
root@j7-evm:~# ifconfig
eth0: flags=4099<UP,BROADCAST,MULTICAST> mtu 1500 metric 1
    ether 24:76:25:a2:62:8b txqueuelen 1000 (Ethernet)
    Rx packets 0 bytes 0 (0.0 B)
    Rx errors 0 dropped 0 overruns 0 frame 0
    Tx packets 0 bytes 0 (0.0 B)
    Tx errors 0 dropped 0 overruns 0 carrier 0 collisions 0
lo: flags=73<UP,LOOPBACK,RUNNING> mtu 65536 metric 1
    inet 127.0.0.1 netmask 255.0.0.0
    inet6 ::1 prefixlen 128 scopeid 0x10<host>
    loop txqueuelen 1000 (Local Loopback)
    Rx packets 82 bytes 6220 (6.0 KiB)
    Rx errors 0 dropped 0 overruns 0 frame 0
    Tx packets 82 bytes 6220 (6.0 KiB)
    Tx errors 0 dropped 0 overruns 0 carrier 0 collisions 0
```

下一步是验证数据传输是否成功。

3 参考资料

有关 EMC.EMI 合规性测试的硬件和软件配置的信息,请参阅以下文档。

德州仪器 (TI): 如何通过 IEEE 以太网合规性测试

德州仪器 (TI): 如何配置 DP838xx 进行以太网合规性测试

重要声明和免责声明

TI"按原样"提供技术和可靠性数据(包括数据表)、设计资源(包括参考设计)、应用或其他设计建议、网络工具、安全信息和其他资源, 不保证没有瑕疵且不做出任何明示或暗示的担保,包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担 保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任:(1) 针对您的应用选择合适的 TI 产品,(2) 设计、验 证并测试您的应用,(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更,恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。 您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成 本、损失和债务,TI 对此概不负责。

TI 提供的产品受 TI 的销售条款或 ti.com 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址:Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 Copyright © 2024,德州仪器 (TI) 公司