

Application Note

使用单个 LVCMOS 振荡器驱动多个负载



Connor Lewis, William Pfennigwerth

摘要

为了降低成本并简化 BOM，有些系统的设计人员想要在时钟信号完整性不关键的应用中使用单个时钟源来驱动多个负载。低频单端 LVCMOS 时钟信号是这种成本削减的良好目标，因为抖动要求通常比较宽松，而且相对于需要计时的接收器，振荡器的成本可能较高。但是，这种技术会引起许多关于具体路由实施及对信号完整性影响的问题。负载共位对信号完整性有何影响？多个负载之间可接受的最长布线长度是多少？在保持上升或下降时间可接受的同时，单个时钟源可驱动多少个接收器？这对振铃和信号反射有何影响？本应用手册讨论了将布线拆分为多个负载的传输线路影响，并根据使用 *低抖动、高性能、体声波 (BAW) 固定频率 LVCMOS 振荡器* 的 IBIS 仿真结果提供了一些推荐的拓扑。

内容

1 简介和测试方法.....	2
2 布线拓扑和仿真结果.....	3
2.1 单线路.....	3
2.2 星型线路.....	5
2.3 分离线路.....	6
2.4 星型线路与分离线路.....	7
3 总结.....	8
4 参考资料.....	8

商标

所有商标均为其各自所有者的财产。

1 简介和测试方法

在高频或长布线长度条件下为系统提供时钟信号时，电缆和 PCB 布线通常被视为传输线路而不是简单的电线。一般来说，当通过布线或电缆的传播延迟大于信号上升时间的 0.25 倍时，估计就需要考虑传输线路影响。例如，由 FR-4 材料制成的典型 PCB 的信号传播延迟约为 150ps/in。假设信号上升时间为 1ns，则任何超过 1.5 英寸的布线都可能具有类似于传输线路的行为，如不解决，可能会出现信号完整性问题。

以下仿真结果显示了使用不同布线方案通过单个 LVCMOS 振荡器驱动多个负载的影响。为了执行仿真，我们在 Altium Designer 中设计了 4 层的层叠，并确定了产生标称 50 Ω 特征布线阻抗所需的布线宽度。选择这种特殊的层叠是为了确保具有标称 50 Ω 阻抗的布线能够与 0201 无源器件的焊盘尺寸紧密匹配，从而使信号通过板载电阻器和电容器时产生的反射最小。

借助这种层叠，我们设计了一系列的 PCB 布局来模拟几种将驱动器连接到多个负载的不同方法。然后，转换了布局文件用于 IBIS SI 仿真，并使用 25MHz TI LMK6C BAW 振荡器作为驱动器。




图 1-1. 负载板仿真中使用的层叠

表 1-1. 使用负载板层叠时的布线阻抗与厚度

布线厚度 (mil)	布线的特征阻抗 (Z_0)
9	60 Ω
13	50 Ω
20	40 Ω

在连接到多个负载时，可以放置线路电阻器以实现 50 Ω 阻抗匹配。每种布线方案使用 10pF 的组合电容驱动一个、两个或四个负载。为了确保布线拓扑是唯一改变的变量，所有测试中的总负载电容都保持恒定。图 1-2 演示了增加 LMK6C LVCMOS 振荡器的总容性负载如何增加上升和下降时间并降低性能。通过使用恒定的 10pF 负载来考虑驱动四个负载的最坏情况（每个负载的标称负载电容为 2.5pF），从实验中消除了这一影响因素。节 2 提供了所测试的各种布线和负载拓扑的更深入说明。




图 1-2. 输出频率为 25MHz、电源电压为 3.3V 时，LMK6C 上升或下降时间 (ps) 与温度和负载电容间的关系

2 布线拓扑和仿真结果

2.1 单线路

这是单端信号的典型配置。为了实现出色的信号完整性，建议采用单线路配置，因为节点数会减少到每条线路仅有一个负载。单线路、单负载配置用作所测试的其他拓扑的基准。




图 2-1. 单线路、单负载拓扑

当驱动多个负载且负载之间的间隔较小时，单线路、多负载配置是不错的选择。这种拓扑的一些常见用例包括驱动同一器件上的两个时钟输入引脚或多个靠近放置的器件。在本研究中，负载之间的距离需要限制在 1 英寸以下，才能被视为单线路配置。假设每个负载与主线路之间的距离相等，因此每个接收器的 L_S 长度相同。




图 2-2. 单线路、多负载拓扑




图 2-3. 单线路仿真结果

表 2-1. 单线路上升或下降时间

负载数量	布线长度 - L_M	上升时间 (ns)	下降时间 (ns)
1	6"	0.676	0.763
2	6"	0.938	1.105
4	6"	4.010	3.946

对于单线路配置，驱动两个负载会产生可接受的信号质量，上升和下降时间仅略微延长，几乎没有可测量的反射失真。

添加四个负载后，上升/下降时间显著延长，但波形中的反射仍然极小。

2.2 星型线路

星型线路配置是一种未在电路板上并置多个负载时的备选设计。这种配置从驱动器的单条输出线路开始，然后在更靠近接收器一侧的位置进行分支。星型线路布线类似于单线路方法，但接收器之间的间隔超过 1 英寸。

这种配置添加了线路电阻器 (R_t) 以帮助进行阻抗匹配，因此驱动器会看到连续的 $50\ \Omega$ 阻抗。 R_t 根据方程式 1 进行计算得出。

$$R_t = \frac{N-1}{N+1} \times Z_0 \quad (1)$$

其中 N 等于要驱动负载的数量， Z_0 等于布线的特性阻抗。




图 2-4. 星型线路拓扑




图 2-5. 星型线路仿真结果

表 2-2. 星型线路上升/下降时间

负载数量	布线长度 - L_S	上升时间 (ns)	下降时间 (ns)
2	2"	1.858	2.206
2	6"	2.839	3.980

星型线路配置与单线路配置类似，仅使用 2 英寸的分离布线长度时，我们可以看到上升和下降时间增加，并会出现非常轻微的纹波。随着布线长度增加到 6 英寸，纹波会加剧，上升/下降时间会进一步增加。虽然该信号可以满足某些接收器的要求，但进一步增加分离线路长度可能会导致信号完整性不可接受。

2.3 分离线路

当多个负载未在电路板上并置时，可以使用分离线路配置。在这种拓扑中，布线分支到驱动器附近，在大部分布线距离内充当独立的传输线路。

同样根据 [方程式 1](#) 添加用于阻抗匹配的线路电阻器 (R_t)。




图 2-6. 分离线路拓扑




图 2-7. 分离线路仿真结果

表 2-3. 分离线路上升或下降时间

负载数量	布线长度 - L_M	上升时间 (ns)	下降时间 (ns)
2	2"	1.971	2.228
2	6"	3.762	4.556
4	3"	4.781	5.630
4	6"	7.998	10.16

在分离线路配置中，负载数量和线路长度对信号完整性的影响与星型线路拓扑类似。随着负载增多以及布线长度增加，信号完整性会恶化并伴随更严重的振铃和更长的上升/下降时间。

2.4 星型线路与分离线路

在驱动两个负载、每个负载的电容为 5pF 并使用总长 8 英寸 PCB 布线的情况下，下面比较了星型线路和分离线路拓扑。如图 2-8 所示，星型线路方法可实现更好的信号完整性以及更短的上升或下降时间。




图 2-8. 星型线路与分离线路仿真结果

3 总结

这些仿真显示有一些因素决定了在系统中使用单个 LVCMOS 振荡器驱动多个负载是否可行。使用单个 LVCMOS 振荡器驱动多个负载始终会在某种程度上降低信号完整性。为了获得最佳性能，可以使用[时钟缓冲器](#)来限制需要直接从 LMK6C 驱动的负载数量。

使用单个振荡器驱动多个负载的指导原则：

- 将负载数量限制到 2 个
- 如星型线路拓扑中所示，在分支到各个接收器之前，尽可能增加公共布线长度
- 限制接收器的总电容以缩短上升/下降时间

这些指导原则可作为在系统中驱动多个负载的基本原则。通过减少负载数量、缩短分支布线长度并减少总寄生和接收器电容，系统能够最大限度减轻使用单个振荡器驱动多个负载所带来的负面影响。星型线路拓扑是最符合这种布线情况的模型。如果需要优先考虑实现绝对最佳性能，那么绝不能将布线分成多个负载，而是可以使用[4 通道输出 LVCMOS 1.8V 缓冲器](#)等时钟缓冲器来扇出时钟信号并驱动多个负载。

4 参考资料

- 德州仪器 (TI)，[LMK6x 低抖动、高性能 BAW 振荡器数据表](#)。
- 德州仪器 (TI)，[LMK1C110x 1.8V、2.5V 和 3.3V LVCMOS 时钟缓冲器系列数据表](#)。

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024，德州仪器 (TI) 公司