

Application Note

实施引脚兼容的以太网转接驱动器和重定时器



Lucas Wolter, Drew Miller

摘要

TI 提供各种具有不同通道数和信号调节功能的以太网转接驱动器和重定时器器件，其中一些器件共用引脚兼容的封装，但具有不同的信号调节功能。在某些情况下，可能不清楚应用需要何种级别的信号调节。本应用手册讨论采用引脚兼容封装的 TI 以太网信号调节器件，以及为了让一个插座支持多个具有不同信号调节功能的器件而需要了解的设计注意事项。

内容

1 引言.....	2
2 协同设计：带交叉点的 25GbE 4 通道重定时器或转接驱动器.....	2
2.1 DS250DF410 重定时器概述.....	2
2.2 DS560MB410 转接驱动器概述.....	4
2.3 引脚比较表.....	6
2.4 协同设计原理图示例.....	8
2.5 值得注意的协同设计元素.....	10
3 协同设计：带交叉点的 25GbE 8 通道重定时器或转接驱动器.....	12
3.1 DS250DF810 和 DS280DF810 重定时器概述.....	12
3.2 DS280BR810、DS280BR820 和 DS280MB810 转接驱动器概述.....	13
3.3 引脚比较表.....	16
3.4 协同设计原理图示例.....	18
3.5 值得注意的协同设计元素.....	21
4 总结.....	24
5 参考资料.....	24

商标

所有商标均为其各自所有者的财产。

1 引言

信号调节器件可分为两种不同的类别：重定时器和转接驱动器。重定时器是更高级的信号调节器件，包含时钟和数据恢复功能块。因此，重定时器能够“复位”信号的抖动并发送干净的信号。重定时器上的时钟恢复块还可以实现更好的数字信号均衡效果（例如通过使用 DFE 和 FIR 滤波器）。

转接驱动器是较为简单的信号调节器件，主要是模拟类型。转接驱动器能够使用 CTLE 来均衡 ISI 引起的抖动。

为系统选择信号调节时，不能立即确定需要转接驱动器还是重定时器来满足性能要求。TI 提供多种引脚对引脚转接驱动器和重定时器，使系统设计人员能够在同一插座中测试转接驱动器和重定时器，从而确定哪种器件是更好的选择。本应用手册将详细介绍引脚兼容器件之间的差异，以及为转接驱动器和重定时器器件开发公用插座时的设计注意事项。

2 协同设计：带交叉点的 25GbE 4 通道重定时器或转接驱动器

TI 提供了一款 4 通道重定时器和一款 4 通道转接驱动器，均支持 25G 以太网。这两款器件（分别为 DS250DF410 和 DS560MB410）均采用 6mm × 6mm 101 引脚 BGA 封装，几乎实现了引脚对引脚兼容。单个电路板协同设计可采用这两款中的任一款器件，使设计人员能够在确定是重定时器还是转接驱动器更适合特定应用之前执行系统级测试。

表 2-1 显示了 DS250DF410 和 DS560MB410 之间的特性比较。

表 2-1. DS250DF410 和 DS560MB410 特性比较

类型	DS250DF410	DS560MB410
均衡能力	35dB	18dB
接收器均衡	CTLE 和 DFE	CTLE
发送器均衡	3 抽头 FIR 滤波器	无
信号链线性度	非线性	线性
交叉点	2x2 交叉点	2x2 交叉点
交叉点控制	寄存器	寄存器或多路复用器引脚
校准时钟	需要 25MHz 时钟	不需要，可以缓冲 25MHz 时钟
电源电压	2.5V	2.5V
最大电流	665mA	364mA

2.1 DS250DF410 重定时器概述

DS250DF410 重定时器是一款 4 通道重定时器器件，可锁定到 20.2752Gbps 至 25.8Gbps 的速率以及支持的子速率。该器件可使用 CTLE 和 DFE 的组合在 12.89GHz 下以最高 35dB 的插入损耗对通道进行均衡。

DS250DF410 还有一个 3 抽头 FIR 滤波器可实现前标和后标均衡。




图 2-1. DS250DF410 功能方框图



图 2-2. DS250DF410 引脚配置

2.2 DS560MB410 转接驱动器概述

DS560MB410 转接驱动器是一款支持高达 32GBd NRZ 或 28GBd PAM4 的 4 通道线性转接驱动器器件。此器件通过接收器 CTLE 在 13.28GHz 频率下提供比普通 ASIC 到 ASIC 通信多达 18dB 均衡能力。





图 2-3. DS560MB410 功能方框图

*** 在 Oxygen 中不显示以下图像 ***



Not to scale

图 2-4. DS560MB410 引脚配置

2.3 引脚比较表

表 2-2 比较了 DS250DF410 重定时器和 DS560MB410 转接驱动器的引脚功能，并列出了是否需要任何设计配置来支持在相同协同设计中使用每个器件。

表 2-2. 4 通道重定时器或转接驱动器引脚比较表

引脚编号	DS250DF410 引脚名称	DS560MB410 引脚名称	是否需要配置？	详细信息
A10、A11、A7、A8、A4、A5、A1、A2	RXnP/N	RXnP/N	否	高速输入需要交流耦合。
L10、L11、L7、L8、L4、L5、L1、L2	TXnP/N	TXnP/N	否	高速输出需要交流耦合。
F1	CAL_CLK_IN	GPI	可选	DS250DF410 ：需要 25MHz 校准时钟输入。 DS560MB410 ：可选择缓冲高达 25MHz 的输入信号。
F11	CAL_CLK_OUT	GPO	可选	DS250DF410 ：CAL_CLK_IN 的 2.5V 缓冲副本。 DS560MB410 ：GPI 的反相缓冲器输出。
D11、D1	ADDR0/1	ADDR0/1	否	用于配置 SMBus 地址的 4 级配置 (strap)。
G1	EN_SMB	EN_SMB	否	用于选择 SMBus 目标模式或控制器模式的 4 级配置 (strap)。
G11、H11	SDA/SDC	SDA/SDC	否	SMBus 数据和时钟 I/O。需要 2k Ω 至 5k Ω 上拉电阻器。
E1	ALL_DONE_N	ALL_DONE_N	否	使用 SMBus 控制器模式时的 EEPROM 加载状态。
E11	READ_EN_N	READ_EN_N	否	SMBus 目标模式 ：拉至高电平或保持悬空以正常运行。 SMBus 控制器模式 ：拉至低电平以启动 EEPROM 加载。
H1	INT_N	RSVD1	是	DS250DF410 ：中斷开漏输出。需要 2k Ω 至 5k Ω 上拉电阻器。 DS560MB410 ：保留。可以保持悬空或拉至低电平。
D10、D2	TEST0/1	MUXSEL0/1	可选	DS250DF410 ：保留的测试引脚。可以保持悬空、连接至 GND 或连接至 2.5V。 DS560MB410 ：多路复用器选择控制输入。如果未使用，可以保持悬空或连接至 GND。
E10、E2、H10、H2	TEST2-5	TEST2-5	否	保留的测试引脚。可以保持悬空、连接至 GND 或连接至 2.5V。

表 2-2.4 通道重定时器或转接驱动器引脚比较表 (续)

引脚编号	DS250DF410 引脚名称	DS560MB410 引脚名称	是否需要配置？	详细信息
A3、A6、A9、B1、B2、 B3、B4、B5、B6、B7、 B8、B9、B10、B11、 C1、C6、C11、D6、E3、 E5、E7、E9、F3、F4、 F5、F6、F7、F8、F9、 G2、G3、G5、G7、G9、 G10、H6、J1、J6、J11、 K1、K2、K3、K4、K5、 K6、K7、K8、K9、K10、 K11、L3、L6、L9	GND	GND	否	参考接地。
C3、C9、D3、D4、D5、 D7、D8、D9、H3、H4、 H5、H7、H8、H9、J3、 J9	VDD	VDD	否	2.5V 电源。TI 建议在尽可能靠近器件的位置连接至少 6 个去耦电容器。

2.4 协同设计原理图示例

图 2-5 和图 2-6 展示了采用 DS250DF410 重定时器器和 DS560MB410 转接驱动器的示例协同设计的原理图。为了在此协同设计中使用每个器件，需要替换一些元件。




图 2-5. DS250DF410 原理图示例




图 2-6. DS560MB410 原理图示例

2.5 值得注意的协同设计元素

2.5.1 校准时钟

DS250DF410 需要将源自外部振荡器的 25MHz (± 100 PPM) 2.5V 单端时钟连接到引脚 F1 (CAL_CLK_IN)。协同设计原理图示例中包含一个 25MHz 振荡器 Y1。引脚 F11 (CAL_CLK_OUT) 输出基准时钟输入的 2.5V 缓冲副本，从而以菊花链方式连接多个器件。

DS560MB410 无需外部校准时钟。引脚 F1 (GPI) 用作 2.5V LVCMOS 反相缓冲器输入，支持高达 25MHz 的通用 LVCMOS 信号。引脚 F11 (GPO) 用作 GPI 引脚的反相缓冲器输出。

在此协同设计示例中，有两个将校准时钟连接到 DS560MB410 的选项。

1. 移除电阻器 R8 和 R10 以从器件上断开校准时钟输入和输出信号。
2. 使 R8 和 R10 保持组装状态以缓冲 25MHz 基准时钟信号。如果基准时钟以菊花链方式连接到多个器件，此选项非常有用。请注意，缓冲器输出是反相的。这可能会影响其他连接的器件。

2.5.2 SMBus 地址

引脚 D11 (ADDR0) 和 D1 (ADDR1) 的连接方式使得 DS250DF410 和 DS560MB410 的 8 位 SMBus 地址均默认为 0x30。可以组装/移除不同阻值的配置 (strap) 电阻器 R2、R3、R13 和 R14，以便选择不同的 SMBus 地址。定义四个配置 (strap) 选项为：

- 0：1k Ω 至 GND
- R：20k Ω 至 GND
- F：浮点
- 1：1k Ω 至 VDD

表 2-3. SMBus 地址映射

7 位目标地址	8 位写入地址	要求的地址引脚配置值	
		ADDR1	ADDR0
0x18	0x30	0	0
0x19	0x32	0	R
0x1A	0x34	0	F
0x1B	0x36	0	1
0x1C	0x38	R	0
0x1D	0x3A	R	R
0x1E	0x3C	R	F
0x1F	0x3E	R	1
0x20	0x40	F	0
0x21	0x42	F	R
0x22	0x44	F	F
0x23	0x46	F	1
0x24	0x48	1	0
0x25	0x4A	1	R
0x26	0x4C	1	F
0x27	0x4E	1	1

2.5.3 SMBus 控制器模式

引脚 G1 (EN_SMB) 的连接方式使得 DS250DF410 和 DS560MB410 均默认选择 SMBus 目标模式。在 SMBus 目标模式下，控制器通过 SMBus 接口访问和修改重定时器或转接驱动器的寄存器配置。在 SMBus 控制器模式下，重定时器或转接驱动器尝试通过读取存储在外部 EEPROM 中的器件设置来进行自我配置。

在此协同设计示例中，可以将 DS250DF410 和 DS560MB410 重新配置为 SMBus 控制器模式。需要对设计进行以下修改。

1. 移除 R4 以便在 EN_SMB 引脚上选择 SMBus 控制器模式。
2. 移除 R5 并使用 1k Ω 电阻器组装 R15。这样会将 READ_EN_N 引脚拉至低电平以启动 EEPROM 加载。
3. 使用 0 Ω 电阻器组装 R19 以连接 ALL_DONE_N 引脚输出。如果多个器件共享一个 EEPROM，则应将第一个器件的 ALL_DONE_N 输出连接到下一个器件的 READ_EN_N 输入，以防止多个器件尝试同时读取 EEPROM。
4. 使用 0 Ω 电阻器组装 R32 和 R33 以将 EEPROM SMBus 接口连接到重定时器或转接驱动器 SDA 和 SDC 引脚。
5. 将外部 EEPROM 放入双列直插式插座 XU1 中。根据需要修改电阻器配置 (strap) R26-R31、R34-R36。请注意，EEPROM 8 位地址必须为 0xA0，并且能够使用 2.5V 或 3.3V 电源以 400kHz 的频率运行。

2.5.4 SMBus 上拉电阻器

SMBus 接口使用开漏时钟和数据输入或输出来实现器件通信。SDA 和 SDC 线路都需要一个 2k Ω 至 5k Ω 的上拉电阻器。此协同设计示例提供了多个上拉电阻器选项。

- 默认已组装 R22 和 R23。这些是连接至 3.3V 电源的 4.7k Ω 上拉电阻器。
- 可以组装 R20 和 R21 以便在重定时器或转接驱动器附近使用连接至 2.5V 电源的 2.7k Ω 上拉电阻器。如果需要从主 SMBus 接口断开器件 SDA/SDC 引脚（通过移除 R24 和 R25），这些电阻对于调试非常有用。
- 可以组装 R30 和 R31 以便在外部 EEPROM 附近使用连接至 2.5V 电源的 2.7k Ω 上拉电阻器。如果需要从主 SMBus 接口断开 EEPROM SDA/SDC 引脚（通过移除 R32 和 R33），这些电阻对于调试非常有用。

2.5.5 中断输出

DS250DF410 在引脚 H1 (INT_N) 上包含一个中断输出，当发生中断事件时，该输出被拉至低电平。该输出为开漏输出，需要一个 2k Ω 至 5k Ω 的上拉电阻器。当 R6 已组装而 R16 未组装时，此协同设计示例包括一个连接至 3.3V 电源的 4.7k Ω 上拉电阻器。

DS560MB410 不包含中断输出。引脚 H1 (RSVD1) 在封装上无连接，可以保持悬空或连接到 GND。当 R16 已组装而 R6 未组装时，此协同设计示例包括一个连接至 GND 的 1k Ω 下拉电阻器。

2.5.6 多路复用器选择输入

DS560MB410 在引脚 D10 (MUXSEL0) 和 D2 (MUXSEL1) 上包含多路复用器选择输入。MUXSEL0 可以控制通道 0-1 的交叉点，MUXSEL1 可以控制通道 2-3 的交叉点。也可通过 SMBus 寄存器写入操作来完全控制交叉点。

在此协同设计示例中，有 2 个将多路复用器选择输入连接到 DS560MB410 的选项。

1. 使用 0 Ω 电阻器组装 R9 和 R12，并移除 R17 和 R18。这使得外部器件能够通过 LVCMOS 电压电平输入来控制交叉点。
2. 使用 1k Ω 电阻器组装 R17 和 R18，并移除 R9 和 R12。如果多路复用器选择输入未使用，此选项最有用。

DS250DF410 不包含多路复用器选择输入。此器件上的交叉点完全通过 SMBus 寄存器写入操作进行控制。引脚 D10 (TEST0) 和 D2 (TEST1) 是保留的 TI 测试引脚，可保持悬空、连接至 GND 或连接至 2.5V 输出。当 R17 和 R18 已组装而 R9 和 R12 未组装时，此协同设计示例包括一个连接至 GND 的 1k Ω 下拉电阻器。

3 协同设计：带交叉点的 25GbE 8 通道重定时器或转接驱动器

TI 提供了两款 8 通道重定时器和三款 8 通道转接驱动器，均支持 25G 以太网。重定时器的器件型号为 DS250DF810 和 DS280DF810，而转接驱动器的器件型号为 DS280BR810、DS280BR820 和 DS280MB810。所有这些器件均采用 8mm × 13mm 135 引脚 BGA 封装，几乎实现了引脚对引脚兼容。单个电路板协同设计只需进行极少的修改即可采用所有这 5 个器件，让设计人员能够在确定哪款器件更适合特定应用之前执行系统级测试。

表 3-1 显示了 DS2x0DF810、DS280BR8x0 和 DS280MB810 之间的特性比较。

表 3-1. DS2x0DF810、DS280BR8x0 和 DS280MB810 特性比较

类型	DS2x0DF810	DS280BR8x0	DS280MB810
均衡能力	35dB	15-17dB	17dB
接收器均衡	CTLE 和 DFE	CTLE	CTLE
发送器均衡	3 抽头 FIR 滤波器	固定延迟 3 抽头 FIR 滤波器	无
信号链线性度	非线性	线性或非线性	线性
交叉点	2x2 交叉点	无	2x2 交叉点
交叉点控制	寄存器	不适用	寄存器或多路复用器引脚
校准时钟	需要 25MHz 时钟	不需要，可以缓冲 25MHz 时钟	不需要，可以缓冲 25MHz 时钟
电源电压	2.5V	2.5V	2.5V
最大电流	1330mA	426mA	389mA

3.1 DS250DF810 和 DS280DF810 重定时器概述

DS250DF810 和 DS280DF810 重定时器都是 8 通道重定时器器件。这两款器件之间的主要区别在于：DS250DF810 能够锁定到 20.2752Gbps 至 25.8Gbps 的速率和支持的子速率，而 DS280DF810 能够锁定到 20.2Gbps 至 28.4Gbps 的速率和支持的子速率。这些器件可使用 CTLE 和 DFE 的组合在 12.89GHz 下以最高 35dB 的插入损耗对通道进行均衡。DS2x0DF810 还有一个 3 抽头 FIR 滤波器可实现前标和后标均衡。




图 3-1. DS2x0DF810 功能方框图




图 3-2. DS2x0DF810 引脚配置

3.2 DS280BR810、DS280BR820 和 DS280MB810 转接驱动器概述

DS280BR810、DS280BR820 和 DS280MB810 是支持高达 28GBd NRZ 的 8 通道线性转接驱动器器件。DS280BR810 与 DS280BR820 之间的主要区别在于：DS280BR810 具有用于 RX 和 TX 的片上交流耦合，而 DS280BR820 具有仅用于 RX 的片上交流耦合。据 TI 的观察，DS280BR820 的高速性能优于 DS280BR810，DS280BR820 均衡能力可扩展至超过 17dB，而 DS280BR810 可扩展至超过 15dB。对于新设计，TI 建议选择 DS280BR820 而非 DS280BR810。DS280BR8x0 器件还包含一个具有固定延迟 3 抽头 TX FIR 滤波器的限幅信号链。

DS280MB810 通过接收器 CTLE 在 13.28GHz 频率下的覆盖范围扩展比普通的 ASIC 到 ASIC 能力超出 17dB。该器件与 DS280BR8x0 器件之间的区别在于该器件具有 2x2 交叉点，但缺少 3 抽头 TX FIR。




图 3-3. DS280BR810 功能方框图




图 3-4. DS280BR820 功能方框图




图 3-5. DS280MB810 功能方框图




图 3-6. DS280BR8x0 引脚配置



图 3-7. DS280MB810 引脚配置

3.3 引脚比较表

表 3-2 比较了 DS2x0DF810 重定时器、DS280BR8x0 转接驱动器和 DS280MB810 转接驱动器（带交叉点）的引脚功能，并列出了是否需要任何设计配置来支持具有相同协同设计的每个器件。

表 3-2. 8 通道重定时器/转接驱动器引脚比较表

引脚编号	DS2x0DF810 引脚名称	DS280BR8x0 引脚名称	DS280MB810 引脚名称	是否需要配置？	详细信息
C15、B15、B13、A13、B11、A11、B9、A9、B7、A7、B5、A5、B3、A3、C1、B1	RXnP/N	RXnP/N	RXnP/N	否	高速输入片上交流耦合。
G15、H15、H13、J13、H11、J11、H9、J9、H7、J7、H5、J5、H3、J3、G1、H1	TXnP/N	TXnP/N	TXnP/N	是	DS2x0DF810、DS280BR810 ：高速输出片上交流耦合。 DS280BR820、DS280MB810 ：高速输出需要外部交流耦合。
E1	CAL_CLK_IN	CAL_CLK_IN	CAL_CLK_IN	可选	DS2x0DF810 ：需要 25MHz 校准时钟输入。 DS280BR8x0、DS280MB810 ：可以选择缓冲 25MHz 时钟输入。无需校准时钟。
E15	CAL_CLK_OUT	CAL_CLK_OUT	CAL_CLK_OUT	可选	CAL_CLK_IN 的 2.5V 缓冲副本。
D13、E13	ADDR0/1	ADDR0/1	ADDR0/1	否	用于配置 SMBus 地址的 4 级配置 (strap)。
E3	EN_SMB	EN_SMB	EN_SMB	否	用于选择 SMBus 目标模式或控制器模式的 4 级配置 (strap)。
E12、F12	SDA/SDC	SDA/SDC	SDA/SDC	否	SMBus 数据和时钟 I/O。需要 2kΩ 至 5kΩ 上拉电阻器。
F13	READ_EN_N	READ_EN_N	READ_EN_N	否	SMBus 目标模式 ：拉至高电平或保持悬空以正常运行。 SMBus 控制器模式 ：拉至低电平以启动 EEPROM 加载。
D3	ALL_DONE_N	ALL_DONE_N	ALL_DONE_N	否	使用 SMBus 控制器模式时的 EEPROM 加载状态。

表 3-2. 8 通道重定时器/转接驱动器引脚比较表 (续)

引脚编号	DS2x0DF810 引脚名称	DS280BR8x0 引脚名称	DS280MB810 引脚名称	是否需要配置?	详细信息
F3	INT_N	INT_N	INT_N	否	DS2x0DF810 ：中断开漏输出。需要 2k Ω 至 5k Ω 上拉电阻器。 DS280BR8x0 、 DS280MB810 ：封装上无连接。可拉至高电平以实现与 DS2x0DF810 的协同设计兼容性。
E2、E14	TEST0/1	TEST0/1	MUXSEL0/1	可选	DS2x0DF810 、 DS280BR8x0 ：保留的测试引脚。可以保持悬空、连接至 GND 或连接至 2.5V。 DS280MB810 ：多路复用器选择控制输入。如果未使用，可以保持悬空或连接至 GND。
F4、E4、D4、D12	TEST4-7	GND	GND	否	DS2x0DF810 ：保留的测试引脚。可以保持悬空或连接至 GND。 DS280BR8x0 、 DS280MB810 ：参考接地。
D6、D8、D10、E5、E6、E7、E8、E9、E10、F6、F8、F10	VDD	VDD	VDD	否	2.5V 电源。TI 建议在尽可能靠近器件的位置连接至少 6 个去耦电容器。
A1、A2、A4、A6、A8、A10、A12、A14、A15、B2、B4、B6、B8、B10、B12、B14、C2、C3、C4、C5、C6、C7、C8、C9、C10、C11、C12、C13、C14、D1、D2、D5、D7、D9、D11、D14、D15、E11、F1、F2、F5、F7、F9、F11、F14、F15、G2、G3、G4、G5、G6、G7、G8、G9、G10、G11、G12、G13、G14、H2、H4、H6、H8、H10、H12、H14、J1、J2、J4、J6、J8、J10、J12、J14、J15	GND	GND	GND	否	参考接地。

3.4 协同设计原理图示例

图 3-8、图 3-9 和图 3-10 分别展示了采用 DS2x0DF810 重定时器、DS280BR8x0 转接驱动器和 DS280MB810 转接驱动器 (带交叉点) 的协同设计示例原理图。为了在此协同设计中使用每个器件, 需要替换一些元件。




图 3-8. DS2x0DF810 原理图示例




图 3-9. DS280BR8x0 原理图示例




图 3-10. DS280MB810 原理图示例

3.5 值得注意的协同设计元素

3.5.1 交流耦合

所有的 8 通道重定时器和转接驱动器在高速输入和输出端都需要交流耦合。交流耦合集成在芯片上，即所有器件的接收器侧和部分器件的发送器侧。

DS250DF810、DS280DF810 和 DS280BR810 在发送器侧包含集成的交流耦合。因此，可以在高速输出端使用 $0\ \Omega$ 电阻器 R37 - R52。

DS280BR820 和 DS280MB810 在发送器侧不包含集成的交流耦合。因此，需要将 R37 - R52 替换为 220nF 电容器。这些电容器在协同设计原理图示例中标记为 C16 - C31。

3.5.2 校准时钟

DS2x0DF810 需要将源自外部振荡器的 25MHz ($\pm 100\text{PPM}$) 2.5V 单端时钟连接到引脚 E1 (CAL_CLK_IN)。协同设计原理图示例中包含一个 25MHz 振荡器 Y1。引脚 E15 (CAL_CLK_OUT) 输出基准时钟输入的 2.5V 缓冲副本，从而以菊花链方式连接多个器件。

DS280BR8x0 和 DS280MB810 无需外部校准时钟。引脚 E1 (CAL_CLK_IN) 可选择支持 25MHz 输入时钟。引脚 E15 (CAL_CLK_OUT) 输出校准时钟输入的 2.5V 缓冲副本。

在此协同设计示例中，有两个将校准时钟连接到 DS280BR8x0 和 DS280MB810 的选项。

1. 移除电阻器 R15 和 R16 以从器件上断开校准时钟输入和输出信号。
2. 使 R15 和 R16 保持组装状态以缓冲 25MHz 基准时钟信号。如果基准时钟以菊花链方式连接到多个器件，此选项非常有用。

3.5.3 SMBus 地址

引脚 D13 (ADDR0) 和 E13 (ADDR1) 的连接方式使得 DS2x0DF810、DS280BR8x0 和 DS280MB810 的 8 位 SMBus 地址默认为 0x30。可以组装/移除不同阻值的配置 (strap) 电阻器 R1、R2、R8 和 R9，以便选择不同的 SMBus 地址。定义四个配置 (strap) 选项为：

- 0：1k Ω 至 GND
- R：20k Ω 至 GND
- F：浮点
- 1：1k Ω 至 VDD

表 3-3. SMBus 地址映射

7 位目标地址	8 位写入地址	要求的地址引脚配置值	
		ADDR1	ADDR0
0x18	0x30	0	0
0x19	0x32	0	R
0x1A	0x34	0	F
0x1B	0x36	0	1
0x1C	0x38	R	0
0x1D	0x3A	R	R
0x1E	0x3C	R	F
0x1F	0x3E	R	1
0x20	0x40	F	0
0x21	0x42	F	R
0x22	0x44	F	F
0x23	0x46	F	1
0x24	0x48	1	0
0x25	0x4A	1	R
0x26	0x4C	1	F

表 3-3. SMBus 地址映射 (续)

7 位目标地址	8 位写入地址	要求的地址引脚配置值	
		ADDR1	ADDR0
0x27	0x4E	1	1

3.5.4 SMBus 控制器模式

引脚 E3 (EN_SMB) 的连接方式使得 DS2x0DF810、DS280BR8x0 和 DS280MB810 均默认选择 SMBus 目标模式。在 SMBus 目标模式下，控制器通过 SMBus 接口访问和修改重定时器或转接驱动器的寄存器配置。在 SMBus 控制器模式下，重定时器或转接驱动器尝试通过读取存储在外部 EEPROM 中的器件设置来进行自我配置。

在此协同设计示例中，可以将 DS2x0DF810、DS280BR8x0 和 DS280MB810 重新配置为 SMBus 控制器模式。需要对设计进行以下修改。

1. 移除 R3 以便在 EN_SMB 引脚上选择 SMBus 控制器模式。
2. 移除 R4 并使用 1k Ω 电阻器组装 R10。这样会将 READ_EN_N 引脚拉至低电平以启动 EEPROM 加载。
3. 使用 0 Ω 电阻器组装 R17 以连接 ALL_DONE_N 引脚输出。如果多个器件共享一个 EEPROM，则应将第一个器件的 ALL_DONE_N 输出连接到下一个器件的 READ_EN_N 输入，以防止多个器件尝试同时读取 EEPROM。
4. 使用 0 Ω 电阻器组装 R31 和 R32 以将 EEPROM SMBus 接口连接到重定时器或转接驱动器 SDA 和 SDC 引脚。
5. 将外部 EEPROM 放入双列直插式插座 XU1 中。根据需要修改电阻器配置 (strap) R25-R30、R33-R35。请注意，EEPROM 8 位地址必须为 0xA0，并且能够使用 2.5V 或 3.3V 电源以 400kHz 的频率运行。

3.5.5 SMBus 上拉电阻器

SMBus 接口使用开漏时钟和数据输入/输出来实现器件通信。SDA 和 SDC 线路都需要一个 2k Ω 至 5k Ω 的上拉电阻器。此协同设计示例提供了多个上拉电阻器选项。

- 默认已组装 R21 和 R22。这些是连接至 3.3V 电源的 4.7k Ω 上拉电阻器。
- 可以组装 R19 和 R20 以便在重定时器或转接驱动器附近使用连接至 2.5V 电源的 2.7k Ω 上拉电阻器。如果需要从主 SMBus 接口断开器件 SDA/SDC 引脚 (通过移除 R23 和 R24)，这些电阻对于调试非常有用。
- 可以组装 R29 和 R30 以便在外部 EEPROM 附近使用连接至 2.5V 电源的 2.7k Ω 上拉电阻器。如果需要从主 SMBus 接口断开 EEPROM SDA/SDC 引脚 (通过移除 R31 和 R32)，这些电阻对于调试非常有用。

3.5.6 中断输出

DS2x0DF810 在引脚 F3 (INT_N) 上包含一个中断输出，当发生中断事件时，该输出被拉至低电平。该输出为开漏输出，需要一个 2k Ω 至 5k Ω 的上拉电阻器。此协同设计示例包含一个连接至 3.3V 电源的 4.7k Ω 上拉电阻器。

DS280BR8x0 和 DS280MB810 不包含中断输出。引脚 F3 (INT_N) 在封装上无连接，但可以连接到其他器件的 INT_N 引脚。此协同设计示例包含一个连接至 3.3V 电源的 4.7k Ω 上拉电阻器。无需设计配置即可在重定时器和转接驱动器实现方案之间进行切换。

3.5.7 多路复用器选择输入

DS280MB810 在引脚 E2 (MUXSEL0) 和 E14 (MUXSEL1) 上包含多路复用器选择输入。MUXSEL0 可以控制通道 0-1 和 4-5 的交叉点，MUXSEL1 可以控制通道 2-3 和 6-7 的交叉点。也可通过 SMBus 寄存器写入操作来完全控制交叉点。

在此协同设计示例中，有 2 个将多路复用器选择输入连接到 DS280MB810 的选项。

1. 使用 0 Ω 电阻器组装 R6 和 R7，并移除 R11 和 R12。这使得外部器件能够通过 LVCMOS 电压电平输入来控制交叉点。
2. 使用 1k Ω 电阻器组装 R11 和 R12，并移除 R6 和 R7。如果多路复用器选择输入未使用，此选项最有用。

DS2x0DF810 和 DS280BR8x0 不包含多路复用器选择输入。DS2x0DF810 上的交叉点完全通过 SMBus 寄存器写入操作进行控制。DS280BR8x0 不包含任何交叉点功能。在 DS2x0DF810 和 DS280BR8x0 上，引脚 E2

(TEST0) 和 E14 (TEST1) 是保留的 TI 测试引脚，可保持悬空、连接至 GND 或连接至 2.5V 输出。当 R11 和 R12 已组装而 R6 和 R7 未组装时，此协同设计示例包括一个连接至 GND 的 $1\text{k}\Omega$ 下拉电阻器。

4 总结

TI 的信号调节产品系列使系统设计人员能够灵活地实施支持转接驱动器和重定时器的单个插座并评估性能。利用本应用手册中的信息，设计人员可以轻松确定如何设计一个同时支持转接驱动器和重定时器的插座。因此，工程师能够更大程度降低设计风险，同时尽可能优化信号调节器的成本和功耗。

5 参考资料

- 德州仪器 (TI), [DS250DF410](#) 产品站点
- 德州仪器 (TI), [DS560MB410](#) 产品站点
- 德州仪器 (TI), [DS250DF810](#) 产品站点
- 德州仪器 (TI), [DS280DF810](#) 产品站点
- 德州仪器 (TI), [DS280BR810](#) 产品站点
- 德州仪器 (TI), [DS280BR820](#) 产品站点
- 德州仪器 (TI), [DS280MB810](#) 产品站点

重要声明和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，TI 对此概不负责。

TI 提供的产品受 [TI 的销售条款](#) 或 [ti.com](#) 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024，德州仪器 (TI) 公司