ZHCSJN2B May   2019  – January 2021 DS90UH941AS-Q1

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 修订历史记录
  5. 5 说明（续）
  6. 6 引脚配置和功能
    1.     引脚功能
  7. 7 规格
    1. 7.1 绝对最大额定值
    2. 7.2 ESD 等级
    3. 7.3 建议工作条件
    4. 7.4 热性能信息
    5. 7.5 直流电气特征
    6. 7.6 交流电气特征
    7. 7.7 推荐外部时钟参考时序
    8. 7.8 推荐的串行控制总线时序
    9. 7.9 时序图
  8. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1  DSI 接收器
        1. 8.3.1.1 DSI 工作模式
          1. 8.3.1.1.1 高速模式
          2. 8.3.1.1.2 25
          3. 8.3.1.1.3 全局操作时序参数
        2. 8.3.1.2 THS-SKIP 编程
        3. 8.3.1.3 DSI 错误和状态
          1. 8.3.1.3.1 DSI / DPHY 误差检测和报告
          2. 8.3.1.3.2 DSI 协议错误检测
          3. 8.3.1.3.3 DSI 错误报告
          4. 8.3.1.3.4 DSI 错误计数器
          5. 8.3.1.3.5 DSI 转 FPD-Link III 缓冲区错误
        4. 8.3.1.4 支持的 DSI 视频格式
      2. 8.3.2  高速正向通道数据传输
      3. 8.3.3  反向通道数据传输
      4. 8.3.4  FPD-Link III 端口寄存器访问
      5. 8.3.5  视频控制信号
      6. 8.3.6  关断引脚 (PDB)
      7. 8.3.7  串行链路故障检测
      8. 8.3.8  中断支持
        1. 8.3.8.1 中断引脚 (INTB)
        2. 8.3.8.2 远程中断引脚 (REM_INTB)
      9. 8.3.9  GPIO 支持
        1. 8.3.9.1 GPIO[3:0] 配置
        2. 8.3.9.2 反向通道配置
        3. 8.3.9.3 GPIO_REG[8:5] 配置
      10. 8.3.10 SPI 通信
        1. 8.3.10.1 SPI 模式配置
        2. 8.3.10.2 正向通道 SPI 操作
        3. 8.3.10.3 反向通道 SPI 操作
      11. 8.3.11 音频模式
        1. 8.3.11.1 I2S 音频接口
          1. 8.3.11.1.1 I2S 传输模式
          2. 8.3.11.1.2 I2S 中继器
          3. 8.3.11.1.3 分离器和复制模式期间的音频
        2. 8.3.11.2 TDM 音频接口
      12. 8.3.12 （带 HDCP）
        1. 8.3.12.1 HDCP I2S 音频加密
      13. 8.3.13 内置自检测试 (BIST)
        1. 8.3.13.1 BIST 配置和状态
        2. 8.3.13.2 正向通道和反向通道错误检查
      14. 8.3.14 内部模式生成
        1. 8.3.14.1 图形选项
        2. 8.3.14.2 颜色模式
        3. 8.3.14.3 视频时序模式
        4. 8.3.14.4 外部时序
        5. 8.3.14.5 图形反转
        6. 8.3.14.6 自动滚动
        7. 8.3.14.7 附加特性
      15. 8.3.15 EMI 降低特性
        1. 8.3.15.1 输入 SSC 容差
    4. 8.4 器件功能模式
      1. 8.4.1 模式选择配置设置 (MODE_SEL[1:0])
      2. 8.4.2 时钟模式
        1. 8.4.2.1 DSI 时钟模式
        2. 8.4.2.2 像素时钟模式
          1. 8.4.2.2.1 DSI 参考时钟模式
          2. 8.4.2.2.2 外部参考时钟模式
          3. 8.4.2.2.3 内部参考时钟
          4. 8.4.2.2.4 独立 2:2 模式的外部参考时钟
      3. 8.4.3 双 DSI 输入模式
        1. 8.4.3.1 DSI 双路运行要求
        2. 8.4.3.2 启用双 DSI 运行
        3. 8.4.3.3 双 DSI 控制和状态
      4. 8.4.4 3D 格式支持（单 DSI 输入）
        1. 8.4.4.1 左/右 3D 格式支持
        2. 8.4.4.2 交替线路 3D 格式支持
        3. 8.4.4.3 交替像素 3D 格式支持
      5. 8.4.5 独立 2:2 模式
        1. 8.4.5.1 独立 2:2 模式的配置
        2. 8.4.5.2 配置独立 2:2 模式的代码示例
        3. 8.4.5.3 93
      6. 8.4.6 FPD-Link III 运行模式
        1. 8.4.6.1 单链路模式
        2. 8.4.6.2 双链路模式
        3. 8.4.6.3 复制模式
        4. 8.4.6.4 分离器模式
          1. 8.4.6.4.1 DSI 对称分离
            1. 8.4.6.4.1.1 对称分离 - 左/右
            2. 8.4.6.4.1.2 对称分离 - 交替像素分离
            3. 8.4.6.4.1.3 对称分离 - 交替线路分离
            4. 8.4.6.4.1.4 103
          2. 8.4.6.4.2 DSI 非对称分离
            1. 8.4.6.4.2.1 非对称分离与裁剪
            2. 8.4.6.4.2.2 非对称分离与 DSI VC-ID
          3. 8.4.6.4.3 分离器运行的配置
    5. 8.5 编程
      1. 8.5.1 串行控制总线
      2. 8.5.2 多主仲裁支持
      3. 8.5.3 有关多主运行的 I2C 限制
      4. 8.5.4 对较新 FPD-Link III 器件的器件寄存器进行多主访问
      5. 8.5.5 对较旧 FPD-Link III 器件的器件寄存器进行多主访问
      6. 8.5.6 有关多主运行的控制通道方向的限制
    6. 8.6 寄存器映射
      1. 8.6.1 主寄存器
      2. 8.6.2 DSI 端口 0 和端口 1 间接寄存器
      3. 8.6.3 模拟间接寄存器
      4. 8.6.4 端口 0 和端口 1 图形发生器间接寄存器
  9. 9 应用和实现
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 高速互连指南
      3. 9.2.3 应用曲线
  10. 10电源相关建议
    1. 10.1 VDD 电源
    2. 10.2 上电和初始化
  11. 11布局
    1. 11.1 布局指南
      1. 11.1.1 接地
      2. 11.1.2 路由 FPD-Link III 信号布线
      3. 11.1.3 路由 DSI 信号布线
    2. 11.2 布局示例
  12. 12器件和文档支持
    1. 12.1 文档支持
      1. 12.1.1 相关文档
    2. 12.2 支持资源
    3. 12.3 商标
    4. 12.4 静电放电警告
    5. 12.5 术语表
  13. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

1 特性

  • 符合面向汽车应用的 AEC-Q100 标准，其中包括以下特性：
    • 器件温度等级 2：-40℃ 至 +105℃ 的环境工作温度
  • 支持像素时钟频率高达 210MHz，从而实现 3K (2880x1620)（在 30Hz 下）、QXGA (2048x1536)、2K (2880x1080)、WUXGA (1920x1200) 或 1080p60 (1920x1080) 分辨率以及 24 位色深
  • MIPI D-PHY/显示串行接口 (DSI) 接收器可提供用于连接到视频处理器或 FPGA 的高带宽接口
    • 双 DSI 输入端口，每个端口具有多达 4 个数据通道
    • 每个通道的速率高达 1.5Gbps
    • 具有对称和非对称解包功能的超级帧
    • ECC 和 CRC 生成
    • 虚拟通道功能
  • 单路和双路 FPD-Link III 输出
    • 单链路：高达 105MHz 的像素时钟
    • 双链路：高达 210MHz 的像素时钟

  • 提供功能安全

    • 有助于进行 ISO 26262 系统设计的文档

  • 对称和非对称视频分离
  • 支持片上密钥存储的集成 HDCP v1.4 密码引擎
千亿体育app官网登录(中国)官方网站IOS/安卓通用版/手机APP | 米乐app下载官网（中国）|ios|Android/通用版APP最新版 | 米乐|米乐·M6（中国大陆）官方网站 | 千亿体育登陆地址 | 华体会体育（中国）HTH·官方网站 | 千赢qy国际_全站最新版千赢qy国际V6.2.14安卓/IOS下载 | 18新利网v1.2.5|中国官方网站 | bob电竞真人（中国官网）安卓/ios苹果/电脑版【1.97.95版下载】 | 千亿体育app官方下载(中国)官方网站IOS/安卓/手机APP下载安装 |