ZHCSET3A November   2015  – December 2015 DS90CR286AT-Q1

PRODUCTION DATA.  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 修订历史记录
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Switching Characteristics
    7. 6.7 Typical Characteristics
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 LVDS Receivers
        1. 7.3.1.1 Input Termination
      2. 7.3.2 Phase Locked Loop (PLL)
      3. 7.3.3 Serial LVDS-to-Parallel LVCMOS Converter
      4. 7.3.4 LVCMOS Drivers
    4. 7.4 Device Functional Modes
      1. 7.4.1 Power Down Mode
  8. 8 Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
        1. 8.2.2.1 Bit Resolution and Operating Frequency Compatibility
        2. 8.2.2.2 Data Mapping between Receiver and Endpoint Panel Display
        3. 8.2.2.3 RSKM Interoperability
      3. 8.2.3 Application Curves
  9. 9 Power Supply Recommendations
  10. 10Layout
    1. 10.1 Layout Guidelines
    2. 10.2 Layout Example
  11. 11器件和文档支持
    1. 11.1 文档支持
      1. 11.1.1 相关文档　
    2. 11.2 社区资源
    3. 11.3 商标
    4. 11.4 静电放电警告
    5. 11.5 Glossary
  12. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

1 特性

  • 20MHz 至 66MHz 移位时钟支持
  • 接收器输出时钟的占空比为 50%
  • 接收端输出拥有出色的建立和保持时间
  • 66MHz（最差情况下）时的接收功耗 < 270mW（典型值）
  • 接收端省电模式 < 200μW（最大值）
  • 静电放电 (ESD) 额定值：4kV (HBM)，1kV (CDM)
  • 锁相环 (PLL) 无需外部组件
  • 与 TIA/EIA-644 LVDS 标准兼容
  • 薄型 56 引脚 DGG (TSSOP) 封装
  • 工作温度范围：−40°C 至 +105°C
  • 符合汽车类 AEC-Q100 2 级标准

2 应用

  • 视频显示
  • 车用信息娱乐
  • 工业用打印机和成像
  • 数字视频传输
  • 机器视觉
  • OpenLDI 至 RGB 桥接器

3 说明

DS90CR286AT-Q1 接收器可将四条 LVDS（低压差分信令）数据流转换回 28 位并行 LVCMOS 数据。接收器数据在输出时钟的上升沿输出选通信号。

接收器 LVDS 时钟的工作速率为 20MHz 至 66MHz。DS90CR286AT-Q1 会锁相至输入 LVDS 时钟、对 LVDS 数据线路上的串行位流进行采样、然后将其转换为 28 位并行输出数据。在 66MHz 的传入时钟速率下，每条 LVDS 输入线路均以 462Mbps 的位速率运行，最大吞吐量达 1.848Gbps。

DS90CR286AT-Q1 器件的接收器输出拥有更长的数据有效时间，相比上一代接收器有显著提升。DS90CR286AT-Q1 针对 PCB 电路板芯片间 OpenLDI 至 RGB 桥接转化而设计。对于这款器件，不建议通过电缆互连的方式传输 LVDS 数据。

用户使用兼容的 OpenLDI 发送器和 DS90CR286AT-Q1 接收器设计子系统时，需要确保偏差裕度预算 (RSKM) 在可接受的范围内。有关 RSKM 的详细信息，可参见“应用信息”部分。

器件信息(1)

器件型号 封装 封装尺寸（标称值）
DS90CR286AT-Q1 TSSOP (56) 14.00mm x 6.10mm
  1. 要了解所有可用封装，请见数据表末尾的可订购米6体育平台手机版_好二三四附录。

典型应用方框图

DS90CR286AT-Q1 typ_blk_diagram.gif
千亿体育app官网登录(中国)官方网站IOS/安卓通用版/手机APP | 米乐app下载官网（中国）|ios|Android/通用版APP最新版 | 米乐|米乐·M6（中国大陆）官方网站 | 千亿体育登陆地址 | 华体会体育（中国）HTH·官方网站 | 千赢qy国际_全站最新版千赢qy国际V6.2.14安卓/IOS下载 | 18新利网v1.2.5|中国官方网站 | bob电竞真人（中国官网）安卓/ios苹果/电脑版【1.97.95版下载】 | 千亿体育app官方下载(中国)官方网站IOS/安卓/手机APP下载安装 |