AM62Ax 包含最多四个具有 64 位架构的 Arm®-Cortex®-A53 内核、一个 Cortex-R5F MCU 内核、一个 Cortex-R5F 器件管理内核、一个具有 MMA 的单核 C7x256v DSP 以及各种其他加速器（例如视频和视觉处理、具有广泛外设和网络选项的显示接口）。它支持 LPDDR4 32 位宽度，速度为 3200MT/s。图 1-1 是 AM62Ax 的功能方框图。有关详细信息，请参阅 AM62Ax Sitara 处理器数据表。

图 1-1 AM62Ax 功能方框图

本文档介绍了在 AM62Ax 处理器上测量的一系列行业标准和应用特定基准。这些测试侧重于 Arm-Cortex-A53 内核和 LPDDR4 存储器的性能，以及一些针对 Arm-Cortex-R5F MCU、C7x DSP 内核和其他存储器元件的应用特定基准测试。评估板的关键参数包含：Cortex-A53 内核的 1.25GHz 和 1.4GHz 时钟速度，C7x DSP 的 1.0GHz 时钟速度，以及速度为 3200MT/s 的 32 位宽 LPDDR4。大多数标准基准已经包含在 SDK 中，可以直接执行，而其他基准可以从各自的官方托管网站下载。所有基准测试均使用 Linux SDK 8.06 实现。

AM62Ax 上 A53 内核的最大频率取决于器件的速度等级和施加的 VDD_CORE 电压。AM62A SK-LP EVM Rev E2 支持 0.75V VDD_CORE 模式运行，从而支持在最大内核频率 1.25GHz 下运行。为了获得器件的峰值性能，修改了设置以在 1.4GHz 下运行 AM62Ax 上的 A53 内核。

本节包含 Arm Cortex 处理器内核基准测试。包括综合基准测试，例如 Dhrystone。

Dhrystone 基准测试侧重于处理器内核性能。它在所有现代处理器中均采用热 L1 缓存运行。该测试程序随时钟速度的增加而线性增加。虽然该基准测试于 1984 年由 Reinhold P. Weicker 引入，但 Dhrystone 至今仍用于嵌入式处理。业界已采用 VAX 11/780 作为参考 1 MIPS 机器。VAX 11/780 每秒可达到 1757 Dhrystones。计算分数时，通过参考 1 MIPS 机器的分数 (1757)，对运行基准循环的时间进行标准化。由于分数随时钟速度的增加而线性增加，通常进一步标准化为 DMIPS/MHz/内核。对于标准 Arm 内核，在相同的编译器和标志中，DMIPS/MHz 将是相同的。Dhrystone 是一个单核基准测试，有时会使用多个简单内核并行运行此基准测试。

Dhrystone（版本 2.1，C 语言）基准测试包含在 SDK 中。只需运行 dhrystone 命令即可执行它。由于执行时间短，建议运行大量迭代测试以测量准确的结果。在为 Arm-Cortex-A53 实施的测试中使用了 1 亿多次迭代。下面的代码块展示了用于 Dhrystone 基准执行的终端打印输出的简短版本。

root@am62axx-evm:~# dhrystone
	
Dhrystone Benchmark, Version 2.1 (Language: C)
	
Program compiled without 'register' attribute
	
Please give the number of runs through the benchmark: 100000000
	
Execution starts, 100000000 runs through Dhrystone
Execution ends
	
Final values of the variables used in the benchmark:  
.
.
.
Microseconds for one run through Dhrystone:    0.1
Dhrystones per Second:                      7142857.0

表 2-1 展示了此基准测试的结果，其中包含编译器和操作系统详情。 AM62Ax 具有四个以 1.25GHz 和 1.4GHz 运行的 A53 内核，其总分数分别为 14,880 DMIPS 和 16,261 DMIPS。