引言

在半导体测试系统中，采样率更快的 ADC（模数转换器）可提供多种优势，包括：

1. 更低的噪声：由于 ADC 可以采集更多的信号样本，并且 ADC 可以对信号求平均值以降低噪声，因此更快的采样率可以降低信号中的噪声。
2. 更好地检测瞬态事件：信号中的瞬态事件（例如尖峰或毛刺）可能会持续很短的时间，并且会被速度较慢的 ADC 错过。借助宽带宽和采样率更快的 ADC，可以更准确地捕获这些事件，从而更好地了解信号的特性。
3. 更快的测试速度：采样率更快的 ADC 还可以实现更快的测试速度，因为 ADC 可以在单位时间内采集和处理更多数据。
4. 与高速器件兼容：更快且更复杂的器件会生成具有更高带宽的信号。为了准确捕获和测试这些信号，需要使用采样率更快的 ADC。
5. 灵活测试多个信号：使用采样率更快的 ADC，可以一次测试多个信号，因为 ADC 可以快速在信号之间切换以采集数据。

高速 ADC 的所有这些优势都有助于提高电子器件测试的精度和效率。高速 ADC 需要一个与系统控制器相连的高速数据接口来传输数字数据。本应用手册介绍了一个源同步数据接口，用于在半导体测试系统中实现从 ADC 到控制器的高速数据传输。

源同步数据接口

ADS9817 是基于双路同步采样 18 位逐次逼近寄存器 (SAR) 模数转换器 (ADC) 的八通道数据采集 (DAQ) 系统。ADS981x 在每个模拟输入通道上支持每通道 2MSPS 采样率。凭借支持 1.2V 至 1.8V 运行的高速数字接口，ADS9817 可用于各种主机控制器。请参阅用于测量参数测量单元 (PMU) 模拟输出的精密 ADC，了解半导体测试中用于测量参数测量单元 (PMU) 的模拟输出的精密 ADC。

利用数据时钟的单边沿进行 20 位数据传输的时钟速度可由方程式 1 计算得出。

ADS9817 数据表采用源同步数据接口来实现高速 ADC 接口。源同步接口是一种接口类型，其中 ADC 会将数据与随数据一起传输的专用时钟信号同步输出。此过程与常规串行外设接口 (SPI) 形成对比，后者的数据相对于时钟信号进行异步传输。与常规 SPI 相比，源同步接口的一些优势如下：

1. 改进了时序：源同步接口有助于缓解时序问题，例如偏差和抖动，这些问题可能会在 SPI 等异步接口中导致时序违规。源同步接口中的专用时钟输出信号可同步数据并在正确的时间到达接收器。
2. 更高的数据速率：源同步接口可支持比常规 SPI 更高的数据速率。这是因为同步接口可以与时钟信号一起传输数据，而 SPI 一次传输一位数据。这种结果在高速通信应用中尤其有利。
3. 更简单的 PCB 布局：与常规 SPI 相比，源同步接口通常更容易布置在印刷电路板 (PCB) 上。这是因为时序要求不太严格，需要管理的互连也更少。
4. 更轻松地与 FPGA 连接：FPGA 逻辑可以使用触发器等逻辑基元通过时钟捕获源同步数据。在常规 SPI 中，FPGA 使用 FPGA 在本地生成的时钟捕获 ADC 输出数据，这可能会导致时序裕量减小。

图 1 显示了与常规 SPI 相关的对时序裕度产生不利影响的延迟。串行接口时钟由 FPGA 生成，FPGA 沿传输距离传播，并且有延迟 (t_{P_D})。输入缓冲器会进一步延迟时钟 (t_{IP_D})。ADC 响应数据在由 FPGA 接收之前，会由于输出缓冲器 (t_{OP_D}) 和传输距离 (t_{P_D}) 产生延迟。因此，FPGA 接收到的 ADC 输出数据相对于 FPGA 生成的 SPI 时钟会有很大的延迟。该延迟降低了 FPGA 可用于捕获 ADC 数据的时序裕量。

图 1 常规 SPI 中的时序裕量

ADS9817 会生成输出数据和数据时钟，如图 2 所示。由于数据和数据时钟都由 ADC 生成，因此不存在时钟到数据的延迟。总体而言，与常规 SPI 相比，源同步接口可提供更高的性能和更简单的设计。

图 2 源同步串行接口中的时序裕量