Loading [MathJax]/jax/output/SVG/fonts/TeX/fontdata.js
Menu
Product
Email
PDF
Order now
MSP432E401Y SimpleLink™ 以太网微控制器
ZHCSH09
October 2017
MSP432E401Y
PRODUCTION DATA.
CONTENTS
SEARCH
MSP432E401Y SimpleLink™ 以太网微控制器
1
器件概述
1.1
特性
1.2
应用
1.3
说明
1.4
功能框图
2
Revision History
3
Device Characteristics
3.1
Related Products
4
Terminal Configuration and Functions
4.1
Pin Diagram
4.2
Pin Attributes
4.3
Signal Descriptions
Table 4-3
Signal Descriptions
4.4
GPIO Pin Multiplexing
4.5
Buffer Type
4.6
Connections for Unused Pins
5
Specifications
5.1
Absolute Maximum Ratings
5.2
ESD Ratings
5.3
Recommended Operating Conditions
5.4
Recommended DC Operating Conditions
5.5
Recommended GPIO Operating Characteristics
5.6
Recommended Fast GPIO Pad Operating Conditions
5.7
Recommended Slow GPIO Pad Operating Conditions
5.8
GPIO Current Restrictions
5.9
I/O Reliability
5.10
Current Consumption
5.11
Peripheral Current Consumption
5.12
LDO Regulator Characteristics
5.13
Power Dissipation
5.14
Thermal Resistance Characteristics, 128-Pin PDT (TQFP) Package
5.15
Timing and Switching Characteristics
5.15.1
Load Conditions
5.15.2
Power Supply Sequencing
5.15.2.1
Power and Brownout
Table 5-3
Power and Brownout Levels
5.15.2.1.1
VDDA Levels
5.15.2.1.2
VDD Levels
5.15.2.1.3
VDDC Levels
5.15.2.1.4
VDD Glitch Response
5.15.2.1.5
VDD Droop Response
5.15.3
Reset Timing
Table 5-4
Reset Characteristics
5.15.4
Clock Specifications
5.15.4.1
PLL Specifications
Table 5-5
Phase Locked Loop (PLL) Characteristics
5.15.4.1.1
PLL Configuration
5.15.4.2
PIOSC Specifications
5.15.4.3
Low-Frequency Oscillator Specifications
Table 5-9
Low-Frequency Oscillator Characteristics
5.15.4.4
Hibernation Low-Frequency Oscillator Specifications
Table 5-10
Hibernation External Oscillator (XOSC) Input Characteristics
Table 5-11
Hibernation Internal Low-Frequency Oscillator Clock Characteristics
5.15.4.5
Main Oscillator Specifications
Table 5-12
Main Oscillator Input Characteristics
5.15.4.6
Main Oscillator Specification WIth ADC
Table 5-14
System Clock Characteristics With ADC Operation
5.15.4.7
System Clock Characteristics With USB Operation
Table 5-15
System Clock Characteristics With USB Operation
5.15.5
Sleep Modes
Table 5-16
Wake From Sleep Characteristics
Table 5-17
Wake From Deep Sleep Characteristics
5.15.6
Hibernation Module
Table 5-18
Hibernation Module Battery Characteristics
Table 5-19
Hibernation Module Characteristics
Table 5-20
Hibernation Module Tamper I/O Characteristics
5.15.7
Flash Memory
Table 5-21
Flash Memory Characteristics
5.15.8
EEPROM
Table 5-22
EEPROM Characteristics
5.15.9
Input/Output Pin Characteristics
Table 5-23
Fast GPIO Module Characteristics
Table 5-24
Slow GPIO Module Characteristics
5.15.9.1
Types of I/O Pins and ESD Protection
5.15.9.1.1
Hibernate WAKE pin
Table 5-25
Pad Voltage and Current Characteristics for Hibernate WAKE Pin
5.15.9.1.2
Nonpower I/O Pins
Table 5-26
Nonpower I/O Pad Voltage and Current Characteristics
5.15.10
External Peripheral Interface (EPI)
Table 5-28
EPI SDRAM Characteristics
Table 5-29
EPI SDRAM Interface Characteristics
Table 5-30
EPI Host-Bus 8 and Host-Bus 16 Interface Characteristics
Table 5-31
EPI General-Purpose Interface Characteristics
Table 5-32
EPI PSRAM Interface Characteristics
5.15.11
Analog-to-Digital Converter (ADC)
Table 5-33
Electrical Characteristics for ADC at 1 Msps
Table 5-34
Electrical Characteristics for ADC at 2 Msps
5.15.12
Synchronous Serial Interface (SSI)
Table 5-35
SSI Characteristics
Table 5-36
Bi- and Quad-SSI Characteristics
5.15.13
Inter-Integrated Circuit (I2C) Interface
Table 5-37
I2C Characteristics
5.15.14
Ethernet Controller
5.15.14.1
DC Characteristics
Table 5-38
Ethernet PHY DC Characteristics
5.15.14.2
Clock Characteristics for Ethernet
Table 5-39
MOSC 25-MHz Crystal Specification
Table 5-40
MOSC Single-Ended 25-MHz Oscillator Specification
5.15.14.3
AC Characteristics
Table 5-41
Ethernet Controller Enable and Software Reset Timing
Table 5-42
100Base-TX Transmit Timing
Table 5-43
10Base-T Normal Link Pulse Timing
Table 5-44
Auto-Negotiation Fast Link Pulse (FLP) Timing
Table 5-45
100Base-TX Signal Detect Timing
5.15.15
Universal Serial Bus (USB) Controller
Table 5-46
ULPI Interface Timing
5.15.16
Analog Comparator
Table 5-47
Analog Comparator Characteristics
Table 5-48
Analog Comparator Characteristics
Table 5-49
Analog Comparator Voltage Reference Characteristics
Table 5-50
Analog Comparator Voltage Reference Characteristics
5.15.17
Pulse-Width Modulator (PWM)
Table 5-51
PWM Timing Characteristics
5.15.18
Emulation and Debug
Table 5-52
JTAG Characteristics
6
Detailed Description
6.1
Overview
6.2
Functional Block Diagram
6.3
Arm Cortex-M4F Processor Core
6.3.1
Processor Core
6.3.2
System Timer (SysTick)
6.3.3
Nested Vectored Interrupt Controller (NVIC)
6.3.4
System Control Block (SCB)
6.3.5
Memory Protection Unit (MPU)
6.3.6
Floating-Point Unit (FPU)
6.4
On-Chip Memory
6.4.1
SRAM
6.4.2
Flash Memory
6.4.3
ROM
6.4.4
EEPROM
6.4.5
Memory Map
6.5
Peripherals
6.5.1
External Peripheral Interface (EPI)
6.5.2
Cyclical Redundancy Check (CRC)
6.5.3
Advanced Encryption Standard (AES) Accelerator
6.5.4
Data Encryption Standard (DES) Accelerator
6.5.5
Secure Hash Algorithm/Message Digest Algorithm (SHA/MD5) Accelerator
6.5.6
Serial Communications Peripherals
6.5.6.1
Ethernet MAC and PHY
6.5.6.2
Controller Area Network (CAN)
6.5.6.3
Universal Serial Bus (USB)
6.5.6.4
Universal Asynchronous Receiver/Transmitter (UART)
6.5.6.5
Inter-Integrated Circuit (I2C)
6.5.6.6
Quad Synchronous Serial Interface (QSSI)
6.5.7
System Integration
6.5.7.1
Direct Memory Access (DMA)
6.5.7.2
System Control and Clocks
6.5.7.3
Programmable Timers
6.5.7.4
Capture Compare PWM (CCP) Pins
6.5.7.5
Hibernation (HIB) Module
6.5.7.6
Watchdog Timers
6.5.7.7
Programmable GPIOs
6.5.8
Advanced Motion Control
6.5.8.1
Pulse Width Modulation (PWM)
6.5.8.2
Quadrature Encoder With Index (QEI) Module
6.5.9
Analog
6.5.9.1
ADC
6.5.9.2
Analog Comparators
6.5.10
JTAG and Arm Serial Wire Debug
6.5.11
Peripheral Memory Map
6.6
Identification
6.7
Boot Modes
7
Applications, Implementation, and Layout
7.1
System Design Guidelines
8
器件和文档支持
8.1
入门和后续步骤
8.2
器件命名规则
8.3
工具和软件
8.4
文档支持
8.5
Community Resources
8.6
商标
8.7
静电放电警告
8.8
出口管制提示
8.9
术语表
9
机械、封装和可订购信息
重要声明
search
No matches found.
Full reading width
Full reading width
Comfortable reading width
Expanded reading width
Card for each section
Card with all content
DATA SHEET
MSP432E401Y SimpleLink™ 以太网微控制器
本资源的原文使用英文撰写。 为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。 为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。
1
器件概述
1.1
特性
内核
120MHz ARM®Cortex®- 具有浮点运算单元 (FPU) 的 M4F 处理器内核
连接
以太网 MAC：具有集成以太网 PHY 的 10/100 以太网 MAC
以太网 PHY：具有 IEEE 1588 PTP 硬件支持的 PHY
通用串行总线 (USB)：具有 ULPI 接口选项和链路层电源管理 (LPM) 的 USB 2.0 OTG、主机或器件
8 个通用异步接收器/发射器 (UART)，每个具有独立计时的发送器和接收器
4 个四通道同步串行接口 (QSSI)：提供双通道、四通道和高级 SSI 支持
提供高速模式支持的 10 个内部集成电路 (I
2
C) 模块
2 个 CAN 2.0 A 和 B 控制器：多播共享串行总线标准
存储器
具有 4 个存储体的 1024KB 闪存存储器配置支持对每个存储体提供独立代码保护
具有单周期访问的 256KB SRAM 以 120MHz 时钟频率提供近 2GB/s 的内存带宽
6KB EEPROM：每 2 个页块写入 500k、矫正、锁定保护
内部 ROM：搭载有 SimpleLink™SDK 软件
外设驱动程序库
引导加载程序
外部外设接口 (EPI)：8、16 或 32 位专用并行接口访问外部器件和存储器（SDRAM、闪存或 SRAM）
安全性
高级加密标准 (AES)：基于 128、192 和 256 位密钥的硬件加速数据加密和解密
数据加密标准 (DES)：具有 168 位有效密钥长度并且支持块密码实施的硬件加速数据加密和解密
安全哈希算法/消息摘要算法 (SHA/MD5)：支持 SHA-1、SHA-2 和 MD5 哈希计算的高级哈希引擎
循环冗余校验 (CRC) 硬件
篡改：支持四个篡改输入和可配置篡改事件响应
模拟
2 个基于 12 位 SAR 的 ADC 模块，每个模块支持高达 200 万次/秒的采样率 (2Msps)
3 个独立的模拟比较器控制器
16 个数字比较器
系统管理
JTAG 和串行线调试 (SWD)：一个具有集成 ARM SWD 的 JTAG 模块提供访问和控制测试设计 特性 的途径，如 I/O 引脚监督和控制、扫描测试和调试。
开发套件和软件
（请参阅
工具和软件
）
SimpleLink™MSP-EXP432E401Y LaunchPad™开发套件
SimpleLink MSP432E4 软件开发套件 (SDK)
封装信息
封装：128 引脚 TQFP (PDT)
扩展工作温度（环境）范围：–40°C 至 105°C
千亿体育app官网登录(中国)官方网站IOS/安卓通用版/手机APP
|
米乐app下载官网（中国）|ios|Android/通用版APP最新版
|
米乐|米乐·M6（中国大陆）官方网站
|
千亿体育登陆地址
|
华体会体育（中国）HTH·官方网站
|
千赢qy国际_全站最新版千赢qy国际V6.2.14安卓/IOS下载
|
18新利网v1.2.5|中国官方网站
|
bob电竞真人（中国官网）安卓/ios苹果/电脑版【1.97.95版下载】
|
千亿体育app官方下载(中国)官方网站IOS/安卓/手机APP下载安装
|