ZHCABQ7A May 2022 – June 2022 TMS320F280021 , TMS320F280021-Q1 , TMS320F280023 , TMS320F280023-Q1 , TMS320F280023C , TMS320F280025 , TMS320F280025-Q1 , TMS320F280025C , TMS320F280025C-Q1 , TMS320F280033 , TMS320F280034 , TMS320F280034-Q1 , TMS320F280036-Q1 , TMS320F280036C-Q1 , TMS320F280037 , TMS320F280037-Q1 , TMS320F280037C , TMS320F280037C-Q1 , TMS320F280038-Q1 , TMS320F280038C-Q1 , TMS320F280039 , TMS320F280039-Q1 , TMS320F280039C , TMS320F280039C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1 , TMS320F28075 , TMS320F28075-Q1 , TMS320F28076 , TMS320F28374D , TMS320F28374S , TMS320F28375D , TMS320F28375S , TMS320F28375S-Q1 , TMS320F28376D , TMS320F28376S , TMS320F28377D , TMS320F28377D-EP , TMS320F28377D-Q1 , TMS320F28377S , TMS320F28377S-Q1 , TMS320F28378D , TMS320F28378S , TMS320F28379D , TMS320F28379D-Q1 , TMS320F28379S , UCD7138
为了实现 LLC 谐振转换器的可靠且智能的同步整流 (SR) 控制,此应用报告提供了有关如何利用 C2000™ 器件的高级特性与 UCD7138 低侧 MOSFET 驱动器的详细指导。所提出的方案有助于最大程度地减少体二极管的导通时间,以优化系统效率,防范负电流风险,实现稳健的运行。
C2000™is a TM ofTI corporate name.
Other TMs
LLC 谐振转换器在工业电源应用中越来越受欢迎。为了实现更高的效率,SR MOSFET 取代了整流二极管以减少导通损耗。由于具备灵活性和可扩展性,LLC 转换器通常使用数字控制,特别是在更高功率级别的应用中。SR 控制信号通常跟随初级侧 PWM 信号,不同开关频率 fS 下的预期 SR 驱动信号如图 1-1 [1] 所示。借助数字控制方案,SR 运行可分为两种模式:如果 fS 高于 LLC 谐振频率,SR 脉冲宽度大概等于开关周期的一半;如果该值低于或等于谐振频率,即 SR 钳位模式,SR 关断沿由大概一半的谐振周期确决定。然而,现有方案无法确保导通沿和关断沿准确地位于 SR 电流过零点上,这会在不同负载和输入电压条件下发生变化。过早或过晚开启/关闭 SR 将导致效率降低、负电流或漏源应力过高,特别是在负载/线路瞬态工作期间 [2]。
为了解决 SR 控制挑战,市场上推出了具有体二极管导通感应功能的智能栅极驱动器 UCD7138。UCD7138 栅极驱动器可检测 SR 的体二极管导通并报告给 UCD3138A(UCD3138 控制器的一个版本),以实现自适应 SR 导通时间控制 [3]。然而,关断沿优化由 UCD3138A 的 DTC 接口处理,这也限制了 UCD7138 与其他 MCU 的结合使用。应用报告讨论了如何将 C2000 器件与 UCD7138 结合使用,以提供智能 SR 控制方案,主要实现以下三个控制目标,这对传统解决方案而言极具挑战性。
所提出的控制方案适用于任何具有可配置逻辑块 (CLB) 模块的第三代 C2000 器件。
图 2-1 显示了 C2000 和 UCD7138 的系统图。通常,数字控制方案将使 SR 导通沿与初级侧 PWM 一致,并进一步将上升沿延迟增加到 SR PWM 信号中。然而,由于体二极管导通时间较长,固定延迟或大于所需上升沿延迟无法提供最佳效率。实际上,使用 UCD7138 可以在CTRL 引脚悬空或连接至逻辑高电平 (3.3V)的情况下从本质上优化导通沿。
图 2-2 显示了使用 UCD7138 的导通沿优化方案。IN 是数字控制器(如 C2000)的栅极驱动器输入命令信号,OUT 是 SR 栅极驱动器输出信号。DTC 引脚是体二极管导通检测器输出,当 SR MOSFET 的体二极管导通时,DTC 引脚为低电平。
实际的栅极导通时序同时由数字控制器输出 IN 和 DTC 控制。只有当 IN 为高电平时,才可以开启 OUT。如果 DTC 在 IN 上升沿已经为低电平,应立即开启栅极驱动器输出;如果 DTC 在 IN 上升沿仍为高电平,则在到达 DTC 下降沿后立即开启栅极驱动器输出。然而,栅极关断沿仅由 IN 决定。栅极在 IN 下降沿立即被关闭。
因此,为了确保自由优化导通沿,用户只需将 IN 的上升沿设置为与带 C2000 的初级侧 PWM 相同。