Loading [MathJax]/jax/output/SVG/fonts/TeX/fontdata.js
Menu
Product
Email
PDF
Order now
MSP430FR25x2 电容式触摸感应混合信号微控制器
ZHCSHB4C
January 2018 – December 2019
MSP430FR2512
,
MSP430FR2522
PRODUCTION DATA.
CONTENTS
SEARCH
MSP430FR25x2 电容式触摸感应混合信号微控制器
1
器件概述
1.1
特性
1.2
应用
1.3
说明
1.4
功能框图
2
修订历史记录
3
Device Comparison
3.1
Related Products
4
Terminal Configuration and Functions
4.1
Pin Diagrams
4.2
Pin Attributes
4.3
Signal Descriptions
4.4
Pin Multiplexing
4.5
Buffer Types
4.6
Connection of Unused Pins
5
Specifications
5.1
Absolute Maximum Ratings
5.2
ESD Ratings
5.3
Recommended Operating Conditions
5.4
Active Mode Supply Current Into VCC Excluding External Current
5.5
Active Mode Supply Current Per MHz
5.6
Low-Power Mode (LPM0) Supply Currents Into VCC Excluding External Current
5.7
Low-Power Mode (LPM3, LPM4) Supply Currents (Into VCC) Excluding External Current
5.8
Low-Power Mode (LPMx.5) Supply Currents (Into VCC) Excluding External Current
5.9
Typical Characteristics - Low-Power Mode Supply Currents
Table 5-1
Typical Characteristics – Current Consumption Per Module
5.10
Thermal Resistance Characteristics
5.11
Timing and Switching Characteristics
5.11.1
Power Supply Sequencing
Table 5-2
PMM, SVS and BOR
5.11.2
Reset Timing
Table 5-3
Wake-up Times From Low-Power Modes and Reset
5.11.3
Clock Specifications
Table 5-4
XT1 Crystal Oscillator (Low Frequency)
Table 5-5
DCO FLL, Frequency
Table 5-6
DCO Frequency
Table 5-7
REFO
Table 5-8
Internal Very-Low-Power Low-Frequency Oscillator (VLO)
Table 5-9
Module Oscillator (MODOSC)
5.11.4
Digital I/Os
Table 5-10
Digital Inputs
Table 5-11
Digital Outputs
5.11.4.1
Typical Characteristics – Outputs at 3 V and 2 V
5.11.5
VREF+ Built-in Reference
Table 5-12
VREF+
5.11.6
Timer_A
Table 5-13
Timer_A
5.11.7
eUSCI
Table 5-14
eUSCI (UART Mode) Clock Frequency
Table 5-15
eUSCI (UART Mode)
Table 5-16
eUSCI (SPI Master Mode) Clock Frequency
Table 5-17
eUSCI (SPI Master Mode)
Table 5-18
eUSCI (SPI Slave Mode)
Table 5-19
eUSCI (I2C Mode)
5.11.8
ADC
Table 5-20
ADC, Power Supply and Input Range Conditions
Table 5-21
ADC, 10-Bit Timing Parameters
Table 5-22
ADC, 10-Bit Linearity Parameters
5.11.9
CapTIvate
Table 5-23
CapTIvate Electrical Characteristics
Table 5-24
CapTIvate Signal-to-Noise Ratio Characteristics
5.11.10
FRAM
Table 5-25
FRAM
5.11.11
Debug and Emulation
Table 5-26
JTAG, Spy-Bi-Wire Interface
Table 5-27
JTAG, 4-Wire Interface
6
Detailed Description
6.1
Overview
6.2
CPU
6.3
Operating Modes
6.4
Interrupt Vector Addresses
6.5
Bootloader (BSL)
6.6
JTAG Standard Interface
6.7
Spy-Bi-Wire Interface (SBW)
6.8
FRAM
6.9
Memory Protection
6.10
Peripherals
6.10.1
Power-Management Module (PMM)
6.10.2
Clock System (CS) and Clock Distribution
6.10.3
General-Purpose Input/Output Port (I/O)
6.10.4
Watchdog Timer (WDT)
6.10.5
System (SYS) Module
6.10.6
Cyclic Redundancy Check (CRC)
6.10.7
Enhanced Universal Serial Communication Interface (eUSCI_A0, eUSCI_B0)
6.10.8
Timers (Timer0_A3, Timer1_A3)
6.10.9
Hardware Multiplier (MPY)
6.10.10
Backup Memory (BAKMEM)
6.10.11
Real-Time Clock (RTC)
6.10.12
10-Bit Analog-to-Digital Converter (ADC)
6.10.13
CapTIvate Technology
6.10.14
Embedded Emulation Module (EEM)
6.11
Input/Output Diagrams
6.11.1
Port P1 (P1.0 to P1.7) Input/Output With Schmitt Trigger
6.11.2
Port P2 (P2.0 to P2.6) Input/Output With Schmitt Trigger
6.12
Device Descriptors
6.13
Memory
6.13.1
Memory Organization
6.13.2
Peripheral File Map
6.14
Identification
6.14.1
Revision Identification
6.14.2
Device Identification
6.14.3
JTAG Identification
7
Applications, Implementation, and Layout
7.1
Device Connection and Layout Fundamentals
7.1.1
Power Supply Decoupling and Bulk Capacitors
7.1.2
External Oscillator
7.1.3
JTAG
7.1.4
Reset
7.1.5
Unused Pins
7.1.6
General Layout Recommendations
7.1.7
Do's and Don'ts
7.2
Peripheral- and Interface-Specific Design Information
7.2.1
ADC Peripheral
7.2.1.1
Partial Schematic
7.2.1.2
Design Requirements
7.2.1.3
Layout Guidelines
7.2.2
CapTIvate Peripheral
7.2.2.1
Device Connection and Layout Fundamentals
7.2.2.2
Measurements
7.2.2.2.1
SNR
7.2.2.2.2
Sensitivity
7.2.2.2.3
Power
7.3
CapTIvate Technology Evaluation
8
器件和文档支持
8.1
入门和后续步骤
8.2
器件命名规则
8.3
工具和软件
8.4
文档支持
8.5
相关链接
8.6
社区资源
8.7
商标
8.8
静电放电警告
8.9
Export Control Notice
8.10
Glossary
9
机械、封装和可订购信息
重要声明
search
No matches found.
Full reading width
Full reading width
Comfortable reading width
Expanded reading width
Card for each section
Card with all content
DATA SHEET
MSP430FR25x2 电容式触摸感应混合信号微控制器
本资源的原文使用英文撰写。 为方便起见,TI 提供了译文;由于翻译过程中可能使用了自动化工具,TI 不保证译文的准确性。 为确认准确性,请务必访问 ti.com 参考最新的英文版本(控制文档)。
1
器件概述
1.1
特性
CapTIvate™ 技术
– 电容式触控
性能
两路同步快速电极扫描
接近感应
可靠性
提高了针对电力线、射频及其他环境噪声的抗扰度
内置扩展频谱、自动调优、噪声滤除和消抖算法
提供
可靠的触控解决方案
,该方案具有 10V RMS 共模噪声、4kV 电气快速瞬变以及 15kV 静电放电,符合 IEC‑61000-4-6、IEC-61000-4-4 和 IEC‑61000-4-2 标准
降低了射频辐射,简化了电气设计
支持金属触控和防水设计
灵活性
多达 8 个自电容式电极和 16 个互电容式电极
在同一设计中混合使用
自电容式电极和互电容式电极
支持多点触控功能
宽电容检测范围;0 至 300pF 宽电极范围
低功耗
两个传感器的触摸唤醒电流小于 4µA
触摸唤醒状态机支持在 CPU 休眠过程中进行电极扫描
用于环境补偿、滤波和阈值检测的硬件加速
易于使用
CapTIvate 设计中心
,PC GUI 允许工程师对电容按钮进行实时设计和调试,无需编写代码
存储于 ROM 中的 CapTIvate 软件库为客户应用提供充足的 FRAM
嵌入式微控制器
16 位 RISC 架构
支持的时钟频率最高可达 16MHz
3.6V 至 1.8V 的宽电源电压范围(最低电源电压受限于 SVS 电平,请参阅
SVS 规格
)
优化的超低功耗模式
激活模式:120µA/MHz(典型值)
待机模式:
两个传感器的触摸唤醒电流小于 4µA
关断模式 (LPM4.5):36nA,无 SVS
低功耗铁电 RAM (FRAM)
非易失性存储器容量高达 7.5KB
内置错误修正码 (ECC)
可配置的写保护
对程序、常量和存储的统一存储
耐写次数达 10
15
次
抗辐射和非磁性
FRAM 与 SRAM 之比高达 4:1
高性能模拟
高达 8 通道 10 位模数转换器 (ADC)
1.5V 的内部基准电压
采样与保持 200ksps
智能数字外设
两个 16 位计时器,每个计时器有三个捕捉/比较寄存器 (Timer_A3)
一个 16 位计时器,采用 CapTIvate™技术
一个仅用作计数器的 16 位 RTC
16 位循环冗余校验 (CRC)
增强型串行通信,支持引脚重映射功能(请参阅
器件比较
)
一个 eUSCI_A 接口,支持 UART、IrDA 和 SPI
一个 eUSCI_B 接口,支持 SPI 和 I
2
C
时钟系统 (CS)
片上 32kHz RC 振荡器 (REFO)
带有锁频环 (FLL) 的片上 16MHz 数控振荡器 (DCO)
室温下的精度为 ±1%(具有片上基准)
片上超低频 10kHz 振荡器 (VLO)
片上高频调制振荡器 (MODOSC)
外部 32kHz 晶振 (LFXT)
可编程 MCLK 预分频器(1 至 128)
通过可编程预分频器(1、2、4 或 8)从 MCLK 获得的 SMCLK
通用输入/输出和引脚功能
共计 15 个 I/O(采用 VQFN-20 封装)
15 个中断引脚(P1 和 P2)可以将 MCU 从低功耗模式下唤醒
开发工具和软件
开发工具
MSP CapTIvate™ MCU 开发套件评估:与
CAPTIVATE‑PGMR
编程器和电容式触控 MSP430FR2522 MCU 板
BOOSTXL‑CAPKEYPAD
配合使用
目标开发板
MSP‑TS430RHL20
易于使用的生态系统
CapTIvate 设计中心
– 代码生成、可自定义 GUI、实时调优
12KB ROM 库包含 CapTIvate 触控程序库和驱动程序库
系列成员(另请参阅
器件特性
)
MSP430FR2522:7.25KB 程序 FRAM、256B 信息 FRAM、2KB RAM
,多达 8 个自电容式传感器和 16 个互电容式传感器
MSP430FR2512:7.25KB 程序 FRAM、256B 信息 FRAM、2KB RAM
,多达 4 个自电容式传感器或互电容式传感器
封装选项
20 引脚:VQFN (RHL)
16 引脚:TSSOP (PW)
千亿体育app官网登录(中国)官方网站IOS/安卓通用版/手机APP
|
米乐app下载官网(中国)|ios|Android/通用版APP最新版
|
米乐|米乐·M6(中国大陆)官方网站
|
千亿体育登陆地址
|
华体会体育(中国)HTH·官方网站
|
千赢qy国际_全站最新版千赢qy国际V6.2.14安卓/IOS下载
|
18新利网v1.2.5|中国官方网站
|
bob电竞真人(中国官网)安卓/ios苹果/电脑版【1.97.95版下载】
|
千亿体育app官方下载(中国)官方网站IOS/安卓/手机APP下载安装
|