IWR1443 传感器包括最多供三个发射器和四个接收器使用的整个毫米波 (mmWave) 射频 (RF) 和模拟基带信号链，以及用于雷达信号处理的客户可编程微控制器 (MCU) 和硬件加速器。

本白皮书将介绍该器件的高级架构和功能。我们将重点介绍一个使用 TI 低功耗工业 MSP430™ MCU 或 SimpleLink™ MSP432™ MCU 系列和 IWR1443 毫米波传感器的平台，可满足传统工业传感器的电源和接口要求。我们还将讨论一些关于典型液位传感应用的线性调频脉冲配置示例。

近年来，毫米波传感技术在工业和汽车应用中的使用大幅增加。工业应用包括液箱液位探测雷达、安全系统、机器人视觉和交通监控。在液位传感方面，传感器能在不同的环境条件（包括灰尘和极端温度条件）下提供高精度和稳健性。行业在逐步转向使用 75GHz–85GHz 频带，因为它具有更小的尺寸、高天线方向性、更大的带宽可用性和性能优势。

不同的应用在雷达数据存储空间器、需要处理的每秒百万条指令 (MIPS) 和功能安全监控方面，对毫米波传感器的要求各不相同。本白皮书介绍了 IWR1443 毫米波传感器（作为液位传感应用的 77GHz 雷达片上解决方案），以及相关功能和高级架构。

图 1 IWR1443 传感器高级架构。

IWR1443 毫米波传感器包括最多供三个发射器和四个接收器使用的整个毫米波射频前端和模拟基带信号链，以及用于信号处理的客户可编程微控制器 (MCU) 和硬件加速器。高性能前端具备适用于高速调频连续波 (FMCW) 雷达的宽中频 (IF) 带宽，可生成极高线性高速斜坡并支持复基带。IWR1443 毫米波/product/cn/IWR1443处理子系统支持对存储器和 MIPS 处理能力要求适中的应用。这种高精度前端和内置处理组合非常适用于精度至关重要的液位传感应用。这种场景只需要测量一个维度，数据立方体较小且要求的计算能力适中。

我们首先将探讨 IWR1443 毫米波传感器的高级架构和功能，如 图 1 中的架构图所示。

IWR1443 传感器是一个高度集成的单芯片 77GHz 毫米波传感器，包括三个发射链和四个接收链、一个 200MHz 用户可编程 ARM® Cortex®-R4F 处理器以及一个雷达硬件加速器。如 图 1 所示，该器件包括三个主要子系统：

射频/模拟子系统、无线电处理器子系统和主处理器子系统。

射频/模拟子系统包括射频和模拟电路：合成器、功率放大器 (PA)、低噪声放大器 (LNA)、混频器、IF 放大器和模数转换器 (ADC)。这个子系统还包括一个晶体振荡器和多个温度传感器。FMCW 线性调频脉冲直接在闭环 20GHz 频率合成器中生成。

无线电处理器子系统包括数字前端、斜坡发生器和内部处理器（根据主处理器子系统发出的 API 消息来控制和配置低级射频/模拟和斜坡发生器寄存器）。（请注意，该无线电处理器由 TI 编程，可满足射频校准需求并具备一些基本的内置自检 (BIST)/监控功能；该无线电处理器不可直接供客户编程。）数字前端负责过滤和抽取原始 Σ-Δ ADC 输出，并以可编程的采样率提供最终的 ADC 数据样本。

主处理器子系统包括时钟频率为 200MHz 的客户可编程 ARM CortexR4F 处理器。该处理器可控制器件的整体运行、实施信号处理（在硬件加速器的协助下），以及通过从邮箱接口写入无线电处理器的 API 消息来配置前端发射/接收操作。

IWR1443 毫米波可用作自主传感器，并可通过控制器区域网络 (CAN) 接口或使用串行外设接口 (SPI) 与专用 CAN 总线进行通信。该器件包含一个四路 SPI (QSPI)，可直接从串行闪存下载客户代码。另外，该器件能够在传感器内部主机（例如外部 MCU）的控制下工作，此主机通过 SPI 接口与器件进行通信并向器件发出命令，包括通过该接口下载代码。在将 IWR1443 毫米波用作自主传感器之时，还有一个额外的 SPI/内部集成电路 (I2C) 接口用于实现电源管理集成电路 (PMIC) 控制。尽管 IWR1443 传感器中有四个接口（一个 CAN 接口、一个 I2C 接口和两个 SPI 接口）用于进行通信和 PMIC 控制，但任一时刻只有其中的两个接口可用。

主处理器子系统中可用的总存储空间为 576KB。此空间划分为 R4F 程序 RAM、R4F 数据 RAM 和雷达数据存储器。R4F 的最大可用大小为 448KB，在 R4F 的紧耦合存储器 (TCM)之间进行分区：TCMA (320KB) 和 TCMB (128KB)。虽然 448KB 是一体式存储器的全部存储空间，且可为编程或数据所用，但典型应用会将 TCMA 用作程序存储器，并将 TCMB 用作数据存储器。

剩余存储器（至少 128KB）可用作雷达数据存储器。可以 64KB 为单位增量增加雷达数据存储器大小，但要以相应减少 R4F 程序或数据 RAM 的大小为代价。表 1 列出了几个受支持配置的示例。

主控子系统还包括一个雷达硬件加速器，用于协助 R4F 进行常用的雷达信号处理计算，如快速傅里叶变换 (FFT) 和对数幅度计算。我们将探讨这一模块。

对于精确的工业过程控制，液位传感和液箱液位探测雷达要求具备高精度距离测量，以便始终严密控制液体使用情况并及早发现任何泄漏或溢出。毫米波传感器的距离精度受多个因素影响，包括射频带宽、信噪比 (SNR)、雷达目标的形状和稳定性以及雷达调制缺陷。对于 FMCW 雷达，此类调制缺陷与斜坡生成的非线性特性和器件的相位噪声相关。频率生成模块因而成为实现高精度的最关键模块，因为它通常会同时限制线性、相位噪声和射频带宽。

典型的 FMCW 雷达系统使用一个由数模转换器 (DAC) 驱动的开环电压控制振荡器 (VCO) ，以生成雷达斜坡。这种方法会随时间的推移导致显著的非线性特性和不稳定性，进而导致 FFT 峰值变得模糊，并造成预估距离不准确。这种不准确程度仅随扫描带宽的增加而加剧，从而将大多数系统限制在 2GHz 或更低的带宽。

TI 的 IWR1443 毫米波传感器包括一个可生成高度线性的线性调频脉冲并提高距离精度的闭环锁相环 (PLL)。支持 4GHz 带宽且无任何线性下降，使距离精度进一步提高，因为距离测量精度与射频带宽成反比。通过使用 TI 的毫米波互补金属氧化物半导体 (CMOS) 技术，分数 N PLL 可以十分高效，并且仍然可以抑制量化噪声，从而无需在线性和相位噪声之间进行权衡。

同步生成的毫米波波形可确保液位传感应用更加自主。具体来说，能够从不同频率精确生成两个斜坡，且与单个斜坡相比不会存在任何额外误差。能够从 76GHz–77GHz 生成一个 1GHz 斜坡，然后从 77GHz–81GHz 生成一个 4GHz 斜坡。将两个斜坡的反射波形进行数字拼接能够进一步将精度提高 25%。

雷达硬件加速器模块能够进行 FMCW 雷达信号处理中的某些常用计算，从而减轻 R4F 处理器的负担。FMCW 雷达信号处理涉及使用 FFT 和对数幅度计算，从而获得含距离、速度和角度维度的雷达图像。FMCW 雷达信号处理中的一些常用功能能够在雷达硬件加速器内执行，而与集群或物体跟踪有关的专有算法在 R4F 处理器中进行。

雷达硬件加速器的主要特性为：

• 快速 FFT 计算，具有可编程大小（2 的幂），最大为 1,024 点复数 FFT。
• 24 位（每个用于 I 和 Q）的内部 FFT 位宽可确保良好的信号与量化噪声比 (SQNR) 性能，在每个基数 2 阶段具有完全可编程的蝶式缩放，可实现用户灵活性。
• 用于进行简单前置 FFT 处理的内置功能：可编程窗口、基本二进制相位调制 (BPM) 去除和干扰消除。
• 幅度（绝对值）和对数幅度计算功能。
• 灵活的数据流和数据样本排列，能够支持高效的多维 FFT 运算并根据需要转置访问。
• 通过链接和循环机制对一组加速器操作进行排序，最大限度地减小来自主处理器的干预。
• 恒虚警率-单元平均 (CFAR-CA) 检测器，支持线性和对数模式。
• 各种各样的其他功能：FFT 拼接（高达 4k FFT）、慢离散傅里叶变换 (DFT) 和复矢量乘法功能

图 2 所示的雷达硬件加速器包括四个存储器（每个 16KB），用于将输入数据发送到其中并从主加速器引擎接收输出数据。这些存储器称为雷达硬件加速器的“本地存储器”，不同于上一节所描述的 576KB 总 RAM。

一般数据流是直接存储器存取 (DMA) 模块将样本（例如 FFT 输入样本）带入雷达硬件加速器的本地存储器，

图 2 雷达硬件加速器。

以使主加速器引擎能够访问和处理这些样本。加速器完成处理后，DMA 模块从这些本地存储器中读取输出样本，然后将它们存回雷达数据存储器或 R4F 数据 RAM 中以供 R4F 处理器进一步处理。图 2 中所示红色箭头表示执行 FFT 和其他处理步骤时数据往返于雷达数据立方体存储器以及进出本地存储器的移动方向。

雷达硬件加速器内部设置四个独立 16KB 存储器，其目的是针对输入和输出启用“乒乓”机制，使 DMA 写入（和读取）操作能与加速器的主要计算处理操作并行执行。四个存储器的存在使得这种并行机制成为可能。

有两种类型的寄存器配置雷达硬件加速器操作：“参数集”和静态（公共）寄存器。参数集可实现对完整加速器操作序列的预编程（具有适当的源和目标存储器地址以及针对该序列中每项操作而指定的其他配置），使加速器能够以最少量的 R4F 处理器干预执行这些操作。内置于加速器的状态机一次处理一个参数集配置的加载，并对预编程操作进行排序，因而 R4F 处理器不会频繁中断。

雷达硬件加速器的工作时钟频率为 200MHz。根据加速器引擎的内部架构，在初始延迟之后可实现 200MSPS 的稳态 FFT 吞吐量：每个时钟周期一个 FFT 输入和一个 FFT 输出。IWR1443 技术参考手册提供了有关加速器功能和使用过程的详细信息。