LMK00105 具有通用输入的超低抖动 LVCMOS 扇出缓冲器和电平转换器

1 特性

• 5 个低电压互补金属氧化物半导体 (LVCMOS) 输出，频率范围为直流至 200MHz
• 通用输入
  • 低电压正射极耦合逻辑 (LVPECL)
  • 低压差分信令 (LVDS)
  • 主机时钟信号电平 (HCSL)
  • 短截线串联端接逻辑 (SSTL)
  • LVCMOS 和低电压晶体管-晶体管逻辑电路 (LVTTL)
• 晶体振荡器接口
  • 晶振输入频率：10 至 40MHz
• 输出偏斜：6ps
• 附加相位抖动
  • 156.25MHz（12kHz 至 20MHz）时为 30fs
• 低传播延迟
• 由 3.3V 或 2.5V 内核电源电压供电运行
• 可调输出电源
  • 每组均可选择 1.5V、1.8V、2.5V 和 3.3V
• 24 引脚超薄型四方扁平无引线 (WQFN) 封装封装 (4.0mm × 4.0mm ×
  0.8mm)

2 应用

• 针对射频拉远单元 (RRU) 应用的 LO 基准分布
• 同步光网络 (SONET)，以太网，光纤信道线路接口卡
• 光传输网络
• 千兆无源光网络 (GPON) 光线路终端 (OLT) / 光网络单元 (ONU)
• 服务器和存储局域网络互连
• 医疗成像
• 便携式测试和测量
• 高端 A/V

3 说明

LMK00105 是一款高性能、低噪声 LVCMOS 扇出缓冲器，可通过差分、单端或晶振输入实现五路超低抖动时钟。 LMK00105 支持同步输出使能功能，可确保无毛刺脉冲运行。 这款缓冲器具有超低偏斜、低抖动和高电源抑制比 (PSRR) 等诸多优势，因此非常适合各类网络互连、电信、服务器和存储局域网络互连、RRU LO 基准分布、医疗和测试设备应用。

内核电压可设置为 2.5V 或 3.3V，而输出电压可设置为 1.5V、1.8V、2.5V 或 3.3V。通过引脚编程功能可轻松配置 LMK00105。

1. 如需了解所有可用封装，请见数据表末尾的可订购米6体育平台手机版_好二三四附录。

功能方框图

4 修订历史

Changes from F Revision (May 2013) to G Revision

• Added 引脚配置和功能部分，ESD 额定值表，特性描述部分，器件功能模式，应用和实施部分，电源相关建议部分，布局部分，器件和文档支持部分以及机械、封装和可订购信息部分Go

Changes from E Revision (February 2013) to F Revision

• Added 器件名称至文档标题。Go
• Changed 所有 LLP 和 QFN 封装至 WQFN 封装（通篇）。Go
• Deleted optional from CLKin* pin description. And changed complimentary to complementary.Go
• Added max limit to Output Skew parameter and added tablenote to parameter in Electrical Characteristics Table.Go
• Changed typical value for both conditions of Propagation Delay in the Electrical Characteristics Table.Go
• Added Min/Max limits to both conditions of Propagation Delay parameter in Electrical Characteristics Table.Go
• Changed unit value for the first condition of Part-to-part Skew from ps to ns in the Electrical Characteristics Table.Go
• Changed both Max values of each Part-to-part Skew condition in Electrical Characteristics Table.Go
• Changed the Typ value of each Rise/Fall Time condition in the Electrical Characteristics Table. Go
• Deleted V_IL table note.Go
• Added V_{I_SE} parameter and spec limits with corresponding table note to Electrical Characteristics Table.Go
• Added CLKin* column to CLKin Input vs. Output States table. Also added fourth row starting with Logic Low under CLKin column.Go
• Changed table title from CLKin input vs. Output States to OSCin Input vs. Output StatesGo
• Changed third paragraph in Driving the Clock Inputs section to include CLKin* and LVCMOS text. Removed extra references to other figures. Revised to better correspond with information in Electrical Characteristics Table.Go
• Deleted Figure 10 (Near End termination) and Figure 11 (Far End termination) from Driving the Clock Inputs sectionGo
• Changed bypass cap text to signal attenuation text of the fourth paragraph in Driving the Clock Inputs section.Go
• Changed Single-Ended LVCMOS Input, DC Coupling with Common Mode Biasing image with revised graphic.Go
• Deleted sentence in reference to two deleted images.Go
• Changed link from National packaging site to TI packaging site.Go