LP38798 800mA 超低噪声、高 PSRR LDO
- ZHCSD53F March 2013 – January 2017 LP38798
  
  PRODUCTION DATA.

Full reading width

DATA SHEET

LP38798 800mA 超低噪声、高 PSRR LDO

本资源的原文使用英文撰写。为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。

1 特性

宽运行输入电压范围：
3V 至 20V
超低输出噪声：5µV_RMS
（10Hz 至 100kHz）
高电源抑制比 (PSRR)：10kHz 频率时为 90dB，100kHz 频率时为 60dB
输出电压初始精度为 ±1% (T_J = 25°C)
超低压降：800mA 时为 200mV（典型值）
与陶瓷或者钽质输出电容器一起工作时保持稳定
出色的线路和负载瞬态响应
具有限流和过热保护
使用 LP38798 并借助 WEBENCH® 电源设计器创建定制设计方案

2 应用

RF 电源：PLL、VCO、混频器、LNA
电信基础设施
无线基础设施
超低噪声仪表
精密电源
高精度高速数据转换器

3 说明

LP38798-ADJ 是一款高性能、低噪声的 LDO，可提供高达 800mA 的输出电流。LP38798-ADJ 的设计满足敏感射频/模拟电路的要求，它采用基于先进 CMOS 工艺的新型线性拓扑技术，可在不同的开关电源频率下提供超低输出噪声和高 PSRR。LP38798SD-ADJ 与陶瓷和钽输出电容器一起工作时均可保持稳定，最小仅需 1µF 的输出电容即可保证稳定。

LP38798-ADJ 可在宽输入电压范围（3V 至 20V）内工作，非常适合多种后级调节应用。

器件信息⁽¹⁾

器件型号	封装	封装尺寸（标称值）
LP38798	WSON (12)	4.00mm x 4.00mm

如需了解所有可用封装，请参阅数据表末尾的可订购米6体育平台手机版_好二三四附录。

空白

简化原理图

4 修订历史记录

Changes from E Revision (August 2016) to F Revision

创建的修订版 F，并向数据表中添加了 WEBENCH 链接Go

Changes from D Revision (June 2016) to E Revision

Changed 更改了数据表标题并更新了 列表应用标准 Go
Changed 更改了 中第一个句子的措辞说明 Go

Changes from C Revision (June2016) to D Revision

Added 1.2 V row to Table 1 Go
Changed "Value for R2 = 12.9 kΩ and 100 kΩ" to "R2 = 12.9 kΩ minimum to 100 kΩ maximum"Go
Changed "value of 13.3 kΩ" to "value of 15 kΩ for R2"Go
Changed "for R1 is" to "needed for R1 to provide an output voltage of 5 V is"Go

Changes from B Revision (December 2014) to C Revision

Changed 将第 1 页中的“线性稳压器”更改为“LDO”；在参考设计顶部添加了图标Go
Changed Handling Ratings table to ESD Ratings table; move storage temperature to Abs Max table Go
Added 添加了社区资源链接Go

Changes from A Revision (May 2013) to B Revision

Added 器件信息表和处理额定值表，特性描述、器件功能模式、应用和实施、电源相关建议、布局、器件和文档支持 以及机械、封装和可订购信息 部分；更新了热性能信息；将部分曲线移至应用曲线 部分Go

5 Pin Configuration and Functions

DNT Package

12-Pin WSON

Top View

Connect WSON DAP to GND at Pins 6 and 7.

Pin Functions

PIN		I/O	DESCRIPTION
NUMBER	NAME	I/O	DESCRIPTION
1, 2	IN	I	Device unregulated input voltage pins. Connect pins together at the package.
3	IN(CP)	I	Charge pump input voltage pin. Connect directly to pins 1 and 2 at the package.
4	CP	O	Charge pump output. See Charge Pump section in Application and Implementation for more information.
5	EN	I	Enable pin. This pin has an internal pullup to turn the LDO output on by default. A logic low level turns the LDO output Off, and reduce the operating current of the device. See Enable Input Operation section in Application and Implementation for more information.
6	GND(CP)	—	Device charge pump ground pin.
7	GND	—	Device analog ground pin.
8	FB	i	Feedback pin for programming the output voltage.
9	SET	I/O	Reference voltage output, and noise filter input. A feedback resistor divider network from this pin to FB and GND will set the output voltage of the device.
10	OUT(FB)	I	OUT buffer feedback input pin. Connect directly to pins 11 and 12 at the package.
11, 12	OUT	O	Device regulated output voltage pins. Connect pins together at the package.
Exposed Pad	DAP	—	The exposed die attach pad on the bottom of the package must be connected to a copper thermal pad on the PCB at ground potential. Connect to ground potential or leave floating. Do not connect to any potential other than the same ground potential seen at device pins 6 (GND(CP)) and 7 (GND). See Thermal Considerations section in Layout for more information.