ZHCSDW5A June   2015  – July 2015 ONET1130EC

PRODUCTION DATA.  

  1. 特性
  2. 应用
  3. 说明
  4. 修订历史记录
  5. 说明(续)
  6. Pin Configuration and Function
  7. Specifications
    1. 7.1 Absolute Maximum Ratings
    2. 7.2 ESD Ratings
    3. 7.3 Recommended Operating Conditions
    4. 7.4 Thermal Information
    5. 7.5 DC Electrical Characteristics
    6. 7.6 Transmitter AC Electrical Characteristics
    7. 7.7 Receiver AC Electrical Characteristics
    8. 7.8 Timing Requirements
    9. 7.9 Typical Characteristics
  8. Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Transmitter
        1. 8.3.1.1 Equalizer
        2. 8.3.1.2 CDR
        3. 8.3.1.3 Modulator Driver
        4. 8.3.1.4 Modulation Current Generator
        5. 8.3.1.5 DC Offset Cancellation and Cross Point Control
        6. 8.3.1.6 Transmitter Loopback (Electrical Loopback)
        7. 8.3.1.7 Bias Current Generation and APC Loop
        8. 8.3.1.8 Laser Safety Features and Fault Recovery Procedure
      2. 8.3.2 Receiver
        1. 8.3.2.1 Equalizer
        2. 8.3.2.2 DC Offset Cancellation and Cross Point Control
        3. 8.3.2.3 CDR
        4. 8.3.2.4 Output Driver
        5. 8.3.2.5 Receiver Loopback (Optical Loopback)
        6. 8.3.2.6 Loss of Signal Detection
      3. 8.3.3 Analog Block
        1. 8.3.3.1 Analog Reference and Temperature Sensor
        2. 8.3.3.2 Power-On Reset
        3. 8.3.3.3 Analog to Digital Converter
        4. 8.3.3.4 2-Wire Interface and Control Logic
        5. 8.3.3.5 Bus Idle
        6. 8.3.3.6 Start Data Transfer
        7. 8.3.3.7 Stop Data Transfer
        8. 8.3.3.8 Data Transfer
      4. 8.3.4 Acknowledge
    4. 8.4 Device Functional Modes
      1. 8.4.1 Differential Transmitter Output
      2. 8.4.2 Single-Ended Transmitter Output
    5. 8.5 Programming
    6. 8.6 Register Mapping
      1. 8.6.1 R/W Control Registers
        1. 8.6.1.1 Core Level Register 0 (offset = 0100 0001 [reset = 41h]
        2. 8.6.1.2 Core Level Register 1 (offset = 0000 0000) [reset = 0h]
        3. 8.6.1.3 Core Level Register 2 (offset = 0000 0000 ) [reset = 0h]
        4. 8.6.1.4 Core Level Register 3 (offset = 0000 0000) [reset = 0h]
      2. 8.6.2 RX Registers
        1. 8.6.2.1 RX Register 4 (offset = 0000 0000) [reset = 0h]
        2. 8.6.2.2 RX Register 5 (offset = 0000 0000) [reset = 0h]
        3. 8.6.2.3 RX Register 6 (offset = 0000 0000) [reset = 0h]
        4. 8.6.2.4 RX Register 7 (offset = 0000 0000) [reset = 0h]
        5. 8.6.2.5 RX Register 8 (offset = 0000 0000) [reset = 0h]
        6. 8.6.2.6 RX Register 9 (offset = 0000 0000) [reset = 0h]
      3. 8.6.3 TX Registers
        1. 8.6.3.1  TX Register 10 (offset = 0000 0000) [reset = 0h]
        2. 8.6.3.2  TX Register 11 (offset = 0000 0000) [reset = 0h]
        3. 8.6.3.3  TX Register 12 (offset = 0000 0000) [reset = 0h]
        4. 8.6.3.4  TX Register 13 (offset = 0h) [reset = 0]
        5. 8.6.3.5  TX Register 14 (offset = 0000 0000) [reset = 0h]
        6. 8.6.3.6  TX Register 15 (offset = 0000 0000) [reset = 0h]
        7. 8.6.3.7  TX Register 16 (offset = 0000 0000) [reset = 0h]
        8. 8.6.3.8  TX Register 17 (offset = 0000 0000) [reset = 0h]
        9. 8.6.3.9  TX Register 18 (offset = 0000 0000) [reset = 0h]
        10. 8.6.3.10 TX Register 19 (offset = 0000 0000) [reset = 0h]
      4. 8.6.4 Reserved Registers
        1. 8.6.4.1 Reserved Registers 20-39
      5. 8.6.5 Read Only Registers
        1. 8.6.5.1 Core Level Register 40 (offset = 0000 0000) [reset = 0h]
        2. 8.6.5.2 Core Level Register 41 (offset = 0000 0000) [reset = 0h]
        3. 8.6.5.3 RX Registers 42 (offset = 0000 0000) [reset = 0h]
        4. 8.6.5.4 TX Register 43 (offset = 0000 0000) [reset = 0h]
      6. 8.6.6 Adjustment Registers
        1. 8.6.6.1 Adjustment Registers 44-50
        2. 8.6.6.2 Adjustment Register 51 (offset = 0100 0000) [reset = 40h]
  9. Application Information and Implementations
    1. 9.1 Application Information
    2. 9.2 Typical Application, Transmitter Differential Mode
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
      3. 9.2.3 Application Curve
      4. 9.2.4 Typical Application, Transmitter Single-Ended Mode
        1. 9.2.4.1 Design Requirements
        2. 9.2.4.2 Detailed Design Procedure
        3. 9.2.4.3 Application Curves
  10. 10Power Supply Recommendations
  11. 11Layout
    1. 11.1 Layout Guidelines
    2. 11.2 Layout Example
  12. 12器件和文档支持
    1. 12.1 社区资源
    2. 12.2 商标
    3. 12.3 静电放电警告
    4. 12.4 Glossary
  13. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

1 特性

  • 双时钟和数据恢复 (CDR) 功能,支持 9.80-11.7Gbps 无参考运行
  • 两线制数字接口搭配集成的数模转换器 (DAC) 和模数转换器 (ADC) 进行控制和诊断管理
  • TX 和 RX 输出极性选择
  • 可编程的抖动传输带宽
  • 电气和光学环回
  • CDR 旁路模式,支持以低数据速率运行
  • 集成调制器驱动器,输出幅值最高可达 2 VPP(单端),偏置电流最高可达 150mA(拉电流)。
  • 具有可选监视器光电二极管 (PD) 范围的自动功率控制 (APC) 回路
  • 可编程的 TX 输入均衡器
  • TX 交叉点调节和去加重功能
  • 包括激光安全特性
  • 具有可编程信号损耗 (LOS) 阈值的集成限幅放大器
  • 可调节的 RX 均衡和输入阈值
  • 可编程的 RX 输出电压和去加重功能
  • 电源监视器和温度传感器
  • 2.5V 单电源
  • 工作温度范围:-40°C 至 100°C
  • 表面贴装 4mm x 4mm 32 引脚四方扁平无引线 (QFN) 封装(间距为 0.4mm)

2 应用

  • XFP 和 SFP+ 10Gbps SONET OC-192 光学收发器
  • XFP 和 SFP+ 10 GBASE-ER/ZR 光学收发器

3 说明

ONET1130EC 是一款具有收发时钟和数据恢复 (CDR) 功能的 2.5V 集成调制器驱动器和限幅放大器,无需参考时钟即可以 9.80Gbps 至 11.7Gbps 范围内的速率运行。 该器件包含光学和电气环回。 在 CDR 旁路模式下,器件可以较低的数据速率运行。器件可利用两线制串行接口进行数字控制。

发送路径包含 1 个可调节输入均衡器(用于均衡长达 300mm
(12 英寸)的 FR4 印刷电路板的微带传输线或带状传输线)、1 个多速率 CDR 和 1 个输出调制器驱动器。 该器件以交叉点调节和去加重的形式提供输出波形控制,从而增加光学眼图波罩余量。 该器件提供激光二极管偏置电流,并且包含集成自动功率控制 (APC) 回路,用于对平均光学功率随电压、温度和时间的变化进行补偿。

接收路径包含 1 个具有可编程均衡和阈值调节功能的限幅放大器、1 个多速率 CDR 和输出去加重功能(用于对器件输出端所连接的连接器、微带传输线或带状传输线上与频率相关的损耗进行补偿)。接收器输出幅值和信号损失有效电平都是可以调节的。

器件信息

订货编号 封装(引脚) 封装尺寸
ONET1130EC VQFN (32) 4.00mm x 4.00mm

简化电路原理图

ONET1130EC Simp_Schem_Apps_Circ_w_PD_Cathode_SLLSEJ3.gif

4 修订历史记录

Changes from * Revision (June 2015) to A Revision

  • 已从“米6体育平台手机版_好二三四预览”更改为“量产数据”Go