ZHCSDA2B February 2015 – April 2015 SN65LVDS93A-Q1
PRODUCTION DATA.
1 特性
- 具有符合 AEC-Q100 标准的以下结果：
- 低压差分信号 (LVDS) 显示系列接口，可直接连接具有集成 LVDS 的 LCD 显示面板
- 封装：14mm x 6.1mm 薄型小外形尺寸 (TSSOP)
- 1.8V 至 3.3V 耐压数据输入，可直接连接低功耗、低压应用和图形处理器
- 传输速率高达 135Mpps（每秒百万像素）；像素时钟频率范围为 10MHz 至 135MHz
- 适合 HVGA 到高清 (HD) 范围内的显示分辨率，并且电磁干扰 (EMI) 较低
- 通过 3.3V 单电源供电运行，75MHz 频率下的功耗为 170mW（典型值）
- 28 个数据通道 + 时钟输入低压晶体管-晶体管逻辑 (TTL)，4 个数据通道 + 时钟输出低压差分
- 禁用时的功耗不到 1mW
- 可选择上升或下降时钟沿触发输入
- 支持扩频时钟 (SSC)
- 兼容所有 OMAP™ 2x、OMAP™ 3x 和 DaVinci™ 应用处理器
2 应用
- LCD 显示面板驱动器
- 超便携移动个人电脑 (UMPC) 和上网本
- 数码相框
3 说明
SN65LVDS93A-Q1 Flatlink™ 发送器在单个集成电路上包含了四个 7 位并联负载串行输出移位寄存器、一个 7X 时钟合成器以及五个低压差分信号 (LVDS) 线路驱动器。 凭借这些功能，该器件可通过 5 条平衡双股线同步发送 28 位单端低电压晶体管-晶体管逻辑 (LVTTL) 数据，这些数据将由 SN75LVDS94 和具有集成 LVDS 接收器的 LCD 面板等兼容接收器来接收。
发送数据时，数据位 D0 至 D27 会在输入时钟信号 (CLKIN) 边沿逐个载入寄存器。 可通过时钟选择 (CLKSEL) 引脚来选择时钟的上升沿或下降沿。 CLKIN 的频率会进行 7 倍倍频，然后用于以串行方式分 7 位时间片上传数据寄存器。 接着会将 4 个串行数据流和锁相时钟 (CLKOUT) 输出至 LVDS 输出驱动器。 CLKOUT 的频率与输入时钟 (CLKIN) 相同。
SN65LVDS93A-Q1 无需外部元件或者很少，而且也无需控制。 发送器输入端的数据总线与接收器输出端的相同，数据传输对于用户而言是透明的。 用户唯一能够干预的是选择时钟上升沿（向 CLKSEL 输入高电平）或下降沿（向 CLKSEL 输入低电平），以及能够使用关断/清零 (SHTDN) 引脚。 SHTDN 是一个低电平有效输入，可禁用时钟并关断 LVDS 输出驱动器，从而降低功耗。 该信号为低电平时，可将所有内部寄存器置为低电平。
SN65LVDS93A-Q1 额定工作环境温度范围为 -40°C 至 85°C。
器件信息(1)
| 器件型号 | 封装 | 封装尺寸（标称值） |
|---|---|---|
| SN65LVDS93A-Q1 | TSSOP (56) | 14.00mm x 6.10mm |
- 要了解所有可用封装，请见数据表末尾的可订购米6体育平台手机版_好二三四附录。
简化电路原理图
4 修订历史记录
Changes from A Revision (February 2015) to B Revision
- Changed "Toggle LVDS83B" To "Toggle SN65LVDS93A-Q1" in item 4 in the Power Up Sequence sectionGo
- Changed "this allows the LVDS83B" To "this allows the SN65LVDS93A-Q1" in item 5 in the Power Up Sequence sectionGo
Changes from * Revision (February 2015) to A Revision