JAJS311D
February 2008 – February 2020
TPS51200
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
Device Images
単純化されたDDRアプリケーション
4
改訂履歴
5
Pin Configuration and Functions
Pin Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
Typical Characteristics
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
Sink and Source Regulator (VO Pin)
7.3.2
Reference Input (REFIN Pin)
7.3.3
Reference Output (REFOUT Pin)
7.3.4
Soft-Start Sequencing
7.3.5
Enable Control (EN Pin)
7.3.6
Powergood Function (PGOOD Pin)
7.3.7
Current Protection (VO Pin)
7.3.8
UVLO Protection (VIN Pin)
7.3.9
Thermal Shutdown
7.3.10
Tracking Start-up and Shutdown
7.3.11
Output Tolerance Consideration for VTT DIMM Applications
7.3.12
REFOUT (VREF) Consideration for DDR2 Applications
7.4
Device Functional Modes
7.4.1
Low Input Voltage Applications
7.4.2
S3 and Pseudo-S5 Support
8
Application and Implementation
8.1
Application Information
8.2
Typical Application
8.2.1
Design Requirements
8.2.2
Detailed Design Procedure
8.2.2.1
Input Voltage Capacitor
8.2.2.2
VLDO Input Capacitor
8.2.2.3
Output Capacitor
8.2.3
Application Curves
8.3
System Examples
8.3.1
3.3-VIN, DDR2 Configuration
8.3.2
2.5-VIN, DDR3 Configuration
8.3.3
3.3-VIN, LP DDR3 or DDR4 Configuration
8.3.4
3.3-VIN, DDR3 Tracking Configuration
8.3.5
3.3-VIN, LDO Configuration
8.3.6
3.3-VIN, DDR3 Configuration with LFP
9
Power Supply Recommendations
10
Layout
10.1
Layout Guidelines
10.2
Layout Example
10.3
Thermal Design Considerations
11
デバイスおよびドキュメントのサポート
11.1
デバイス・サポート
11.1.1
デベロッパー・ネットワークの製品に関する免責事項
11.1.2
開発サポート
11.1.2.1
評価基板
11.1.2.2
SPICEモデル
11.2
ドキュメントのサポート
11.2.1
関連資料
11.3
コミュニティ・リソース
11.4
商標
11.5
静電気放電に関する注意事項
11.6
Glossary
12
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
DRC|10
MPDS117L
サーマルパッド・メカニカル・データ
DRC|10
QFND013N
発注情報
jajs311d_oa
jajs311d_pm
1
特長
入力電圧: 2.5Vレールと3.3Vレールをサポート
VLDOIN電圧範囲: 1.1V~3.5V
シンク/ソース終端レギュレータにドループ補正を内蔵
メモリ終端アプリケーション(DDR)に必要な最低出力容量20μF (通常は3×10μF MLCC)
PGOODによる出力レギュレーション監視
EN入力
REFIN入力により、直接または分圧抵抗経由で入力を柔軟にトラッキング可能
リモート・センシング(VOSNS)
±10mAのバッファ付きリファレンス(REFOUT)
ソフトスタート、UVLO、OCLを内蔵
サーマル・シャットダウン
DDR、DDR2、DDR3、DDR3L、低消費電力DDR3、DDR4 VTTに対応
サーマル・パッド付き10ピンVSONパッケージ
千亿体育app官网登录(中国)官方网站IOS/安卓通用版/手机APP
|
米乐app下载官网(中国)|ios|Android/通用版APP最新版
|
米乐|米乐·M6(中国大陆)官方网站
|
千亿体育登陆地址
|
华体会体育(中国)HTH·官方网站
|
千赢qy国际_全站最新版千赢qy国际V6.2.14安卓/IOS下载
|
18新利网v1.2.5|中国官方网站
|
bob电竞真人(中国官网)安卓/ios苹果/电脑版【1.97.95版下载】
|
千亿体育app官方下载(中国)官方网站IOS/安卓/手机APP下载安装
|