JAJSKW0B
December 2020 – October 2022
ADC3681
,
ADC3682
,
ADC3683
PRODUCTION DATA
1
特長
2
アプリケーション
3
概要
4
Revision History
5
Pin Configuration and Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics - Power Consumption
6.6
Electrical Characteristics - DC Specifications
6.7
Electrical Characteristics - AC Specifications
6.8
Timing Requirements
6.9
Typical Characteristics - ADC3681
6.10
Typical Characteristics - ADC3682
6.11
Typical Characteristics - ADC3683
7
Parameter Measurement Information
8
Detailed Description
8.1
Overview
8.2
Functional Block Diagram
8.3
Feature Description
8.3.1
Analog Input
8.3.1.1
Analog Input Bandwidth
8.3.1.2
Analog Front End Design
8.3.1.2.1
Sampling Glitch Filter Design
8.3.1.2.2
Analog Input Termination and DC Bias
8.3.1.2.2.1
AC-Coupling
8.3.1.2.2.2
DC-Coupling
8.3.1.3
Auto-Zero Feature
8.3.2
Clock Input
8.3.2.1
Single Ended vs Differential Clock Input
8.3.2.2
Signal Acquisition Time Adjust
8.3.3
Voltage Reference
8.3.3.1
Internal voltage reference
8.3.3.2
External voltage reference (VREF)
8.3.3.3
External voltage reference with internal buffer (REFBUF)
8.3.4
Digital Down Converter
8.3.4.1
DDC MUX
8.3.4.2
Digital Filter Operation
8.3.4.3
FS/4 Mixing with Real Output
8.3.4.4
Numerically Controlled Oscillator (NCO) and Digital Mixer
8.3.4.5
Decimation Filter
8.3.4.6
SYNC
8.3.4.7
Output Formatting with Decimation
8.3.5
Digital Interface
8.3.5.1
Output Formatter
8.3.5.2
Output Scrambler
8.3.5.3
Output Bit Mapper
8.3.5.4
Output Interface/Mode Configuration
8.3.5.4.1
Configuration Example
8.3.5.5
Output Data Format
8.3.6
Test Pattern
8.4
Device Functional Modes
8.4.1
Normal Operation
8.4.2
Power Down Options
8.4.3
Digital Channel Averaging
8.5
Programming
8.5.1
Configuration using PINs only
8.5.2
Configuration using the SPI interface
8.5.2.1
Register Write
8.5.2.2
Register Read
8.6
Register Map
8.6.1
Detailed Register Description
9
Application Information Disclaimer
9.1
Typical Application
9.1.1
Design Requirements
9.1.2
Detailed Design Procedure
9.1.2.1
Input Signal Path
9.1.2.2
Sampling Clock
9.1.2.3
Voltage Reference
9.1.3
Application Curves
9.2
Initialization Set Up
9.2.1
Register Initialization During Operation
9.3
Power Supply Recommendations
9.4
Layout
9.4.1
Layout Guidelines
9.4.2
Layout Example
10
Device and Documentation Support
10.1
Receiving Notification of Documentation Updates
10.2
サポート・リソース
10.3
Trademarks
10.4
Electrostatic Discharge Caution
10.5
Glossary
11
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
RSB|40
MPQF185C
サーマルパッド・メカニカル・データ
RSB|40
QFND255H
発注情報
jajskw0b_oa
jajskw0b_pm
1
特長
デュアル・チャネル ADC
18 ビット、10/25/65MSPS ADC
ノイズ・フロア:-160dBFS/Hz
小さい消費電力と最適化された電力スケーリング:
53mW/ch (10MSPS)~94mW/ch (65MSPS)
レイテンシ:1~2 クロック・サイクル
18 ビット、ミッシング・コードなし
INL/DNL:±7/±0.7LSB (標準値)
基準電圧:外部または内部
入力帯域幅:900MHz (3dB)
産業用温度範囲:-40~+105℃
オンチップ・デジタル・フィルタ (オプション)
デシメーション比:2、4、8、16、32
32 ビット NCO
シリアル LVDS デジタル・インターフェイス (2 線式、1 線式、1/2 線式)
小型サイズ:40-QFN (5 x 5mm) パッケージ
スペクトル性能 (f
IN
= 5MHz):
SNR:83.8dBFS
SFDR:89dBc HD2、HD3
SFDR:101dBFS の最大スプリアス
スペクトル性能 (f
IN
= 20MHz):
SNR:82.6dBFS
SFDR:85dBc HD2、HD3
SFDR:97dBFS の最大スプリアス
千亿体育app官网登录(中国)官方网站IOS/安卓通用版/手机APP
|
米乐app下载官网(中国)|ios|Android/通用版APP最新版
|
米乐|米乐·M6(中国大陆)官方网站
|
千亿体育登陆地址
|
华体会体育(中国)HTH·官方网站
|
千赢qy国际_全站最新版千赢qy国际V6.2.14安卓/IOS下载
|
18新利网v1.2.5|中国官方网站
|
bob电竞真人(中国官网)安卓/ios苹果/电脑版【1.97.95版下载】
|
千亿体育app官方下载(中国)官方网站IOS/安卓/手机APP下载安装
|