JAJSCN3A November 2016 – January 2017 CDCLVP111-SP
PRODUCTION DATA.
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
CDCLVP111-SPクロック・ドライバは、LVPECL入力の1つの差動クロックペア(CLK0、CLK1)を、10ペアの差動LVPECLクロック(Q0~Q9)出力に、最小限のスキューで分配します。CDCLVP111-SPは、入力マルチプレクサに2つのクロック源を接続できます。CDCLVP111-SPは、50Ωの伝送経路を駆動するように特化して設計されています。出力ピンが使用されていないときは、消費電力を削減するためオープンのままにしておくことをお勧めします。差動ペアの出力ピンのうち一方だけを使用する場合、他方の出力ピンは同様に50Ωに終端する必要があります。
シングルエンド入力動作が必要な場合は、VBB基準電圧出力を使用します。この場合、VBBピンをCLK0へ接続し、10nFのコンデンサを経由してGNDへバイパスします。
高速性能を発揮するには、差動モードの使用を強く推奨します。
CDCLVP111-SPは、-55℃~125℃での動作が規定されています。
型番 | パッケージ | 本体サイズ(公称) |
---|---|---|
CDCLVP111-SP | HFG (36) | 9.08mm×9.08mm |