数据表
ADC12DL500
- ADC 内核:
- 12 位分辨率
- 单通道模式下采样速率高达 1GSPS、3GSPS 或 5GSPS
- 双通道模式下的采样速率高达 500MSPS、1.5GSPS 或 2.5GSPS
- 内部抖动技术,可产生低幅高位谐波
- 低延迟 LVDS 接口:
- 总延时:< 10ns
- 多达 48 个速率为 1.6Gbps 的数据对
- 四个 DDR 数据时钟
- 选通信号会简化同步
- 本底噪声(无输入,VFS = 1VPP-DIFF):
- 双通道模式:-143.5dBFS/Hz、-148dBFS/Hz、-149.8dBFS/Hz
- 单通道模式:-146.2dBFS/Hz、-150.3dBFS/Hz、-152.2dBFS/Hz
- VCMI 为 0V 时的缓冲模拟输入:
- 模拟输入带宽 (-3dB):8GHz
- 满量程输入电压(VFS,默认值):0.8VPP
- 无噪声孔径延迟 (TAD) 调节:
- 精确采样控制:19fs 步长
- 简化同步和交错
- 温度和电压不变延迟
- 简便易用的同步特性:
- 自动 SYSREF 计时校准
- 样片标记时间戳
- 功耗:2.6W、2.8W、3W
ADC12DL500、ADC12DL1500 和 ADC12DL2500 是模数转换器 (ADC) 系列米6体育平台手机版_好二三四,在双通道模式下的采样速率高达 500MSPS、1.5GSPS 和 2.5GSPS,而在单通道模式下的采样速率高达 1GSPS、3GSPS 和 5GSPS。该器件可通过编程方式针对通道数(双通道模式)和采样速率(单通道模式)进行权衡,方便用户开发灵活的硬件,从而满足高通道数或宽瞬时信号带宽应用的需求。
这些器件针对延迟敏感型应用采用低延迟的低电压差分信号 (LVDS) 接口,或在需要 LVDS 的简易性时使用该接口。该接口使用多达 48 个数据对、四个双倍数据速率 (DDR) 时钟和四个选通信号(安排在四条 12 位数据总线中)。该接口支持高达 1.6Gbps 的信号速率。选通信号可简化总线间和多个器件间的同步工作。选通信号是在内部产生的,并且 SYSREF 输入可在确定的时间将其复位。无噪声孔径延迟 (TAD) 调节和 SYSREF 窗口化等创新的同步特性进一步简化了多器件同步。
设计和开发
如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。
评估板
ADC12DL2500EVM — ADC12DL2500 评估模块
ADC12DL2500 评估模块 (EVM) 用于评估 ADC12DL2500,该器件是具有 LVDS 接口的 12 位双通道 2.5GSPS 或单通道 5GSPS 射频采样模数转换器 (ADC)。该 EVM 具有单端交流耦合模拟输入、板载 ADC 时钟生成和功率调节电路。EVM 专为直接连接到 TSW14DL3200EVM 而设计。通过高速数据转换器专业软件 (DATACONVERTERPRO-SW) 分析工具来提供其他支持。
模拟工具
PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®
PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源米6体育平台手机版_好二三四系列以及精选的模拟行为模型。
借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短米6体育平台手机版_好二三四上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短米6体育平台手机版_好二三四上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
封装 | 引脚 | CAD 符号、封装和 3D 模型 |
---|---|---|
FCBGA (ACF) | 256 | Ultra Librarian |
订购和质量
包含信息:
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 鉴定摘要
- 持续可靠性监测
包含信息:
- 制造厂地点
- 封装厂地点
推荐米6体育平台手机版_好二三四可能包含与 TI 此米6体育平台手机版_好二三四相关的参数、评估模块或参考设计。