All trademarks are the property of their respective owners.
ADC34J2x 属于高线性度、超低功耗、双通道、12 位、50MSPS 至 160MSPS 模数转换器 (ADC) 系列。 此类器件专门设计用于支持具有宽动态范围需求且要求苛刻的高输入频率信号。 当 SYSREF 输入实现整个系统同步时，时钟输入分频器将给予系统时钟架构设计更高的灵活性。 该器件支持 JESD204B 接口，从而减少接口线路的数量，实现高系统集成度。 JESD204B 接口是串行接口，仅通过一个差分对即可串行输出每个 ADC 的数据。 内部锁相环 (PLL) 会将传入的 ADC 采样时钟乘以 20，以获得串行输出各通道的 12 位数据时所使用的位时钟。 该器件支持子类 1，接口速率高达 3.2Gbps。
| 类型 | 标题 | 下载最新的英语版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 数据表 | ADC34J2x 具有 JESD204B 接口的四通道 12 位 50MSPS 至 160MSPS 模数转换器 数据表 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | PDF | HTML | 2015年 2月 27日 |
| EVM 用户指南 | ADC3xxxEVM and ADC3xJxxEVM User's Guide (Rev. D) | 2018年 8月 24日 |
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
DEV-ADC34J22 是一款四通道 50MSPS ADC 模块，旨在与 Altera HSMC 标准接轨。DEV-ADC34J22 采用 TI 符合 JESD204B 标准的全新 ADC34J22 模数转换器 (ADC)，结合使用 TI LMK04828 抖动清除器的时钟调节功能。它可通过 TI 的 THS4541 850MHz 带宽全差动放大器，在 2 个通道（共 4 个）中提供单端直流耦合输入。
该模块可提供 6 个前面板 SMA 连接器：1 个 EXT 触发器、1 个 EXT 时钟和 4 个模拟输入通道，同时提供一个用于单独时钟生成的板载 10MHz TCXO，其 100MHz (...)
The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| VQFN (RGZ) | 48 | Ultra Librarian |
推荐米6体育平台手机版_好二三四可能包含与 TI 此米6体育平台手机版_好二三四相关的参数、评估模块或参考设计。