SM320C6727B-EP

SM320C6727B 米6体育平台手机版_好二三四的 C67x 下一代高性能 32-/64-位浮点数字信号处理器。

增强型 C67x+ CPU。 C67x+ CPU 在 C671x DSPs上使用的C67x CPU的增强版本。 它与 C67x CPU 兼容但是在每个时钟周期内它的速度、代码密度和浮点性能显著提升。 在 300 MHz时，此 CPU 通过在每个平行周期执行高达 8 条指令（其中 6 条是浮点运算指令）来提供 2400 MIPS/1800 MFLOPS 的最高性能。 此CPU 本身支持 32-位 浮点，32-位单精度浮点，和 64-位双精度浮点数学计算。

高效存储器系统。 内存控制器将大型片载 256K字节 RAM 和384K字节 ROM映射为统一程序/数据内存。 由于不像其它设备那样程序内存和数据内存的尺寸没有固定的界限，开发被简化了。

内存控制器支持单周期从 C67x+ CPU到RAM和ROM的数据存取。 高达三个到内部 RAM 和 ROM的并行存取，访问源来自以下四个源中的三个：

• 来自C67x+ CPU的两个 64-位数据存取
• 来自内核和程序高速缓存的一个 256-位程序提取
• 一个来自外设系统（dMAX或者UHPI）的 32 位数据存取

这个大 (32K-字节) 程序高速缓存转换成用于大部分应用的高命中率 这就避免了大部分到片载存储器的程序/数据存取冲突。 这也开启了来自非片载存储器，例如SDRAM的有效程序执行。

高性能纵横开关。 高性能纵横开关可作为不同总线主控 (CPU, dMAX, UHPI) 和不同目标 (外设和内存)之间的中枢。 纵横开关部分连接；一些连接是不支持的 (例如, UHPI-到-外设连接)。

只要总线主控到一特定目标的传输没有冲突，通过纵横开关的数据可多重并行传输。 当一个冲突确实发生时，仲裁是一个简单并且定数固定优先级机制。

因为它负责大多数的关键时间 I/O 传输，dMAX被给与最高优先级，其次是 UHPI，最后是CPU。

dMAX 双重数据运动加速器。 dMAX 是一个设计用来执行数据运动加速的模块。 这个数据运动加速器 (dMAX) 控制器处理内部数据存储器控制器和C672x DSP上外围设备间的用户编程的数据传输。 dMAX 允许对任何可寻址存储器空间的数据写入/读取运动，包括内部存储器、外设和外部存储器。

dMAX 控制器包括的特性有诸如执行用于高级数据分类的三维数据传输，作为具有基于阶延迟数据读取和写入功能的循环缓冲器/FIFO来管理存储器的某一部分。 dMAX控制器能够同时处理两个传输请求（如果它们来自/去往不同的源/目的）。

外部内存接口 (EMIF) 用于获得灵活性和内存拓展。 C672x上的外部存储器接口支持单条SDRAM和单条异步存储器。 C6726 和 C6722上的 EMIF 数据宽度是 16 位，而 C6727 上的EMIF数据宽度是 32 位。

SDRAM 支持含1, 2, 或者 4个记忆器组的 x16 和 x32 SDRAM 设备。

C6726 和 C6722 支持高达128M 位的设备。

C6727 将SDRAM 的支持能力拓展到 256M-位和 512M-位设备。

异步内存支持特别用于从并行非复用NOR闪存设备启动，此设备可以是 8, 16, or 32 位宽。 通过使用通用I/O引脚或者上层地址线路，专用EMIF地址线路支持从更大的闪存设备启动。

异步存储器接口还可被配置以支持 8 或者 16 位宽的NAND闪存。 它包括一个硬件ECC计算 (用于 8 位错误) ，此计算工作在高达 512 字节的数据块上。

用于高速必行I/O的通用主机端口接口。通用主机端口接口是一个并行接口，通过此接口，外部主机CPU能够访问DSP上的存储器。 C672x UHPI 支持三种模式：

• 复用地址/数据 - 半字 (16 位宽) 模式 (与C6713类似)
• 复用地址/数据 - 全字 (32 位宽) 模式
• 非复用模式 - 16 位地址和 32 位数据总线

UHPI 也可被限制只访问C672x地址空间的任意位置上的单一内存页 (64K 字节)； 此页可以被改变, 但只有 C672x CPU 能进行此操作。 这一特性允许 UHPI用于高速数据传输，即便系统对安全要求很高的情况下也是如此。

只有 C6727 上安装有 UHPI。

多通道音频串口 (McASP0, McASP1, 和 McASP2) - 多达 16 立体声 通道 I2S。 多通道音频串口与 CODECs, DACs, ADCs, 和其它设备无缝连接。 它支持普遍IIS格式和此格式很多变体，包括高达32个时间槽位的时分复用格式 (TDM) 。

每个McASP包含一个发送和接收部分，此部分可独立或同步运行；而且，每一部分装有它自己的灵活时钟发生器和拓展错误检查逻辑。

当数据通过McASP的时候, 它能被重新排列，这样的话应用代码所使用的定点表示法可以独立于外部设备所使用的表示法，而不要求任何CPU的开销来完成转换。

McASP 是一款可配置模块并支持2 到16 个串行数据引脚。 它还有一个选项，就是支持具有全 384 位通道状态和用户数据存储器的数据接口发射器 (DIT) 模式。

C6722上没有安装McASP2。

集成电路间串行端口 (I2C0, I2C1)。 C672x 包含两个集成电路间串行端口 (I2C)。 这两个端口的典型应用是，将一个端口配置成为从端口，与外部用户接口微控制器相连。 另外一个I2C串行端口可被 C672x DSP 用来控制外部外围设备，例如 CODEC 或者网络控制器， 这些设备都是 DSP 设备的功能外设。

这两个 I2C 串口与SPI0 串口引脚复用。

串行外设接口端口 (SPI0，SPI1) 在 I2C串口的情况下，C672x DSP 还包括两个串行外设接口 (SPI) 串口。 这允许其中一个 SPI 端口被配置成从端口以控制DSP而另外一个SPI串口被DSP用来控制外设。

SPI端口支持一个 3 引脚模式和可选 4 或 5 引脚模式。 这个可选引脚包括一个从芯片选择引脚和一个使能引脚，此使能引脚在硬件或者最大SPI吞吐量时执行自动握手。

SPI0 端口与这两个 I2C串口 (I2C0 和 I2C1)引脚复用。 SPI1 串口与McASP0 和 McASP1上串行数据引脚中的 5 个引脚兼容。

实时中断定时器 (RTI)。 这个实时中断定时器模块包括：

• 两个 32-位计数器/预分频器对
• 两个输入捕捉 (与 McASP 直接存储器存取[DMA] 时间相关联以测量采样率)
• 具有自动更新功能的 4 个比较
• 数字安全监视装置 (可选) 用于增强系统稳健性

时钟生成 (PLL 和 OSC)。 C672x DSP 包括一个片载振荡器，此振荡器支持范围在 12 MHz 到 25 MHz 的晶体。 或者， 此时钟可由CLKIN引脚从外部提供。

DSP包括一个灵活的、可软件编程的锁相环路 (PLL) 时钟生成器。 PLL输出被拆分生成 3 个不同的时钟域 (SYSCLK1, SYSCLK2, 和 SYSCLK3) 。 SYSCLK1 是 CPU, 存储器控制器, 和存储器所使用的时钟。 SYSCLK2 由外设子系统和 dMAX使用。 SYSCLK3 只用于 EMIF。