SN54HC112

正在供货

具有清零和预设功能的双通道 J-K 下降沿触发器

米6体育平台手机版_好二三四详情

Number of channels 2 Technology family HC Supply voltage (min) (V) 2 Supply voltage (max) (V) 6 Input type CMOS Output type Push-Pull Clock frequency (MHz) 20 Supply current (max) (µA) 80 IOL (max) (mA) -4 IOH (max) (mA) 4 Features Balanced outputs, Clear, High speed (tpd 10-50ns), Negative edge triggered, Positive input clamp diode, Preset Operating temperature range (°C) -55 to 125 Rating Military
Number of channels 2 Technology family HC Supply voltage (min) (V) 2 Supply voltage (max) (V) 6 Input type CMOS Output type Push-Pull Clock frequency (MHz) 20 Supply current (max) (µA) 80 IOL (max) (mA) -4 IOH (max) (mA) 4 Features Balanced outputs, Clear, High speed (tpd 10-50ns), Negative edge triggered, Positive input clamp diode, Preset Operating temperature range (°C) -55 to 125 Rating Military
CDIP (J) 16 135.3552 mm² 19.56 x 6.92 CFP (W) 16 69.319 mm² 10.3 x 6.73 LCCC (FK) 20 79.0321 mm² 8.89 x 8.89
  • 2V 至 6V 的宽工作电压范围
  • 输出可驱动多达 10 个 LSTTL 负载
  • 低功耗,ICC 最大值为 40µA
  • tpd典型值 = 13ns
  • 5V 时,输出驱动为 ±4mA
  • 低输入电流,最大值 1 µA
  • 2V 至 6V 的宽工作电压范围
  • 输出可驱动多达 10 个 LSTTL 负载
  • 低功耗,ICC 最大值为 40µA
  • tpd典型值 = 13ns
  • 5V 时,输出驱动为 ±4mA
  • 低输入电流,最大值 1 µA

SNx4HC112 器件包含两个独立的 J-K 负边沿触发式触发器。预设 (PRE) 或清零 (CLR) 输入端的低电平会设置或复位输出,不受其他输入端的电平的影响。当 PRE 和 CLR 处于非有效状态(高电平)时,满足设置时间要求的 J 和 K 输入端数据将在时钟 (CLK) 脉冲的负向边沿传输到输出端。时钟触发在一定电压电平下发生,与 CLK 脉冲的下降时间没有直接关系。经过保持时间间隔后,可以更改 J 和 K 输入端的数据而不影响输出端的电平。这些多功能触发器通过将 J 和 K 连接到高电平来作为切换触发器运行。

SNx4HC112 器件包含两个独立的 J-K 负边沿触发式触发器。预设 (PRE) 或清零 (CLR) 输入端的低电平会设置或复位输出,不受其他输入端的电平的影响。当 PRE 和 CLR 处于非有效状态(高电平)时,满足设置时间要求的 J 和 K 输入端数据将在时钟 (CLK) 脉冲的负向边沿传输到输出端。时钟触发在一定电压电平下发生,与 CLK 脉冲的下降时间没有直接关系。经过保持时间间隔后,可以更改 J 和 K 输入端的数据而不影响输出端的电平。这些多功能触发器通过将 J 和 K 连接到高电平来作为切换触发器运行。

下载 观看带字幕的视频 视频

技术文档

star =有关此米6体育平台手机版_好二三四的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 17
类型 标题 下载最新的英语版本 日期
* 数据表 SNx4HC112 具有清零和预设功能的双路 J-K 负边沿触发式触发器 数据表 (Rev. I) PDF | HTML 英语版 (Rev.I) PDF | HTML 2024年 9月 25日
* SMD SN54HC112 SMD 84088012A 2016年 6月 21日
应用手册 Power-Up Behavior of Clocked Devices (Rev. B) PDF | HTML 2022年 12月 15日
应用手册 Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
选择指南 Logic Guide (Rev. AB) 2017年 6月 12日
应用手册 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
选择指南 逻辑器件指南 2014 (Rev. AA) 最新英语版本 (Rev.AB) 2014年 11月 17日
用户指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
应用手册 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用户指南 Signal Switch Data Book (Rev. A) 2003年 11月 14日
应用手册 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
应用手册 CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
应用手册 使用逻辑器件进行设计 (Rev. C) 1997年 6月 1日
应用手册 Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
应用手册 Live Insertion 1996年 10月 1日
应用手册 SN54/74HCT CMOS Logic Family Applications and Restrictions 1996年 5月 1日
应用手册 Using High Speed CMOS and Advanced CMOS in Systems With Multiple Vcc 1996年 4月 1日

设计和开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

封装 引脚 CAD 符号、封装和 3D 模型
CDIP (J) 16 Ultra Librarian
CFP (W) 16 Ultra Librarian
LCCC (FK) 20 Ultra Librarian

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息:
  • 制造厂地点
  • 封装厂地点

支持和培训

视频