主页 逻辑和电压转换 逻辑门 与非门
主页
逻辑和电压转换
逻辑门
与非门

SN74LVC1G00

正在供货

单路 2 输入、1.65V 至 5.5V 与非门

立即订购
数据表

SN74LVC1G00

正在供货
数据表 立即订购

米6体育平台手机版_好二三四详情

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 1 IOL (max) (mA) 32 IOH (max) (mA) -32 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 1 IOL (max) (mA) 32 IOH (max) (mA) -32 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
DSBGA (YZP) 5 2.1875 mm² 1.75 x 1.25 SOT-23 (DBV) 5 8.12 mm² 2.9 x 2.8 SOT-5X3 (DRL) 5 2.56 mm² 1.6 x 1.6 SOT-SC70 (DCK) 5 4.2 mm² 2 x 2.1 USON (DRY) 6 1.45 mm² 1.45 x 1 X2SON (DPW) 5 0.64 mm² 0.8 x 0.8 X2SON (DSF) 6 1 mm² 1 x 1
  • Available in the Ultra Small 0.64-mm2
    Package (DPW) With 0.5-mm Pitch
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Provides Down Translation to VCC
  • Max tpd of 3.8 ns at 3.3 V
  • Low Power Consumption, 10-μA Max ICC
  • ±24-mA Output Drive at 3.3 V
  • Ioff Supports Live Insertion, Partial-Power-Down Mode, and Back Drive Protection
  • Latch-Up Performance Exceeds 100 mA
    Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 1000-V Charged-Device Model (C101)
  • Available in the Ultra Small 0.64-mm2
    Package (DPW) With 0.5-mm Pitch
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Provides Down Translation to VCC
  • Max tpd of 3.8 ns at 3.3 V
  • Low Power Consumption, 10-μA Max ICC
  • ±24-mA Output Drive at 3.3 V
  • Ioff Supports Live Insertion, Partial-Power-Down Mode, and Back Drive Protection
  • Latch-Up Performance Exceeds 100 mA
    Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 1000-V Charged-Device Model (C101)

This single 2-input positive-NAND gate is designed for 1.65-V to 5.5-V VCC operation.

The SN74LVC1G00 performs the Boolean function
Y = A × B or Y = A + B in positive logic.

The CMOS device has high output drive while maintaining low static power dissipation over a broad VCC operating range.

The SN74LVC1G00 is available in a variety of packages, including the ultra-small DPW package with a body size of 0.8 mm × 0.8 mm.

This single 2-input positive-NAND gate is designed for 1.65-V to 5.5-V VCC operation.

The SN74LVC1G00 performs the Boolean function
Y = A × B or Y = A + B in positive logic.

The CMOS device has high output drive while maintaining low static power dissipation over a broad VCC operating range.

The SN74LVC1G00 is available in a variety of packages, including the ultra-small DPW package with a body size of 0.8 mm × 0.8 mm.
filter 查找其他 与非门
下载 观看带字幕的视频 视频

您可能感兴趣的相似米6体育平台手机版_好二三四

open-in-new 比较替代米6体育平台手机版_好二三四
功能与比较器件相同，且具有相同引脚
SN74AUP1G00 正在供货 单路 1 输入、0.8V 至 3.6V 低功耗与非门 Smaller voltage range (0.8V to 3.6V), longer average propagation delay (8ns), lower average drive strength (4mA)

技术文档

star =有关此米6体育平台手机版_好二三四的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 31
类型 标题 下载最新的英语版本 日期
* 数据表 SN74LVC1G00 Single 2-Input Positive-NAND Gate 数据表 (Rev. AB) PDF | HTML 2014年 4月 23日
应用手册 The Davies Sinusoidal Generator PDF | HTML 2022年 10月 31日
应用手册 Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
选择指南 Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
应用手册 Designing and Manufacturing with TI's X2SON Packages 2017年 8月 23日
选择指南 Logic Guide (Rev. AB) 2017年 6月 12日
应用手册 How to Select Little Logic (Rev. A) 2016年 7月 26日
应用手册 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
选择指南 逻辑器件指南 2014 (Rev. AA) 最新英语版本 (Rev.AB) 2014年 11月 17日
选择指南 小尺寸逻辑器件指南 (Rev. E) 最新英语版本 (Rev.G) 2012年 7月 16日
用户指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
应用手册 CMOS 非缓冲反向器在振荡器电路中的使用 英语版 2006年 3月 23日
应用手册 选择正确的电平转换解决方案 (Rev. A) 英语版 (Rev.A) 2006年 3月 23日
米6体育平台手机版_好二三四概述 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
应用手册 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用户指南 Signal Switch Data Book (Rev. A) 2003年 11月 14日
用户指南 LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
应用手册 Texas Instruments Little Logic Application Report 2002年 11月 1日
应用手册 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
更多文献资料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
应用手册 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
应用手册 Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
更多文献资料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
应用手册 Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
应用手册 Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
应用手册 CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
应用手册 LVC Characterization Information 1996年 12月 1日
应用手册 Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
应用手册 Live Insertion 1996年 10月 1日
设计指南 Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
应用手册 Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

设计和开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

评估板

5-8-LOGIC-EVM — 支持 5 至 8 引脚 DCK、DCT、DCU、DRL 和 DBV 封装的通用逻辑评估模块

灵活的 EVM 设计用于支持具有 5 至 8 引脚数且采用 DCK、DCT、DCU、DRL 或 DBV 封装的任何器件。
用户指南: PDF
TI.com 上无现货
仿真模型

SN74LVC1G00 Behavioral SPICE Model

SCEM646.ZIP (7 KB) - PSpice Model
下载
仿真模型

SN74LVC1G00 IBIS Model (Rev. A)

SCEM165A.ZIP (42 KB) - IBIS Model
下载
参考设计

TIDEP0025 — 用于工业通信和电机控制的单芯片驱动器

该参考设计基于 HEIDENHAIN EnDat 2.2 标准针对位置或旋转编码器实现了硬件接口。该平台还使您能够在各种工业自动化设备中实现实时 EtherCAT 通信标准。该平台可以在工业自动化、工厂自动化或工业通信等应用中实现具有小占用空间、低功耗和单芯片解决方案的设计。
设计指南: PDF
原理图: PDF
参考设计

TIDEP0022 — 具有集成 BiSS C 主控接口的 ARM MPU

BiSS C 主协议在工业通信子系统上的实施 (PRU-ICSS)。该设计提供可编程实时单元 (PRU) 的完整文档和源代码。
设计指南: PDF
原理图: PDF
参考设计

TIDEP0035 — 具有集成 HIPERFACE DSL 主接口的 ARM MPU 参考设计

该参考设计在工业通信子系统 (PRU-ICSS) 上实现了 HIPERFACE DSL 主协议。利用两线制接口，可以将位置反馈线集成到电机电缆中。该参考设计包含 AM437x PRU-ICSS 固件和 TIDA-00177 收发器参考设计。
设计指南: PDF
原理图: PDF
参考设计

TIDEP0050 — EnDat 2.2 系统参考设计

此参考设计基于 HEIDENHAIN EnDat 2.2 标准针对位置或旋转编码器实现了 EnDat 2.2 主协议栈和硬件接口。此设计由 EnDat 2.2 主协议栈、使用 RS-485 收发器的半双工通信，以及在 Sitara AM437x 工业开发工具包上实现的线路终端组成。此设计经过充分测试，符合 HEIDENHAIN EnDat 2.2 标准。除了 EnDat 位置反馈之外，AM437x IDK 还能够支持工业通信和电机驱动，如 AM437x 单芯片电机控制设计指南中所述。
设计指南: PDF
原理图: PDF
参考设计

TIDEP-0075 — 工业通信网关 PROFINET IRT 转 PROFIBUS 主设备参考设计

PROFINET 可实现高速、确定性通信和企业连接，因此正在成为自动化领域的主要工业以太网协议。但是，PROFIBUS 是世界上常用的现场总线协议，出于保护过往投资的原因，该协议在未来许多年内仍会占有重要地位并将得到沿用。认识到制炼厂中的混合特性，此参考设计是将现有现场总线技术迁移到基于 Sitara™ AM57x 处理器的可编程实时单元和工业通信子系统 (PRU-ICSS) 的实时以太网网络的一个组成部分。此设计在 AM572x 上演示了 PROFIBUS 主设备和 PROFINET IRT 设备，协议栈同时在 ARM Cortex-A15 核心上运行，而整个 (...)
设计指南: PDF
原理图: PDF
参考设计

TIDEP0078 — 适用于 AM572x 的 OPC UA 数据访问服务器参考设计

OPC UA 是一种工业机器对机器协议，设计用于在工业 4.0 下连接的所有机器之间实现互操作性和通信。此参考设计演示了 Matrikon OPC™ OPC UA 服务器开发工具包 (SDK) 的使用方法，允许使用嵌入在项目或设计中运行的 OPC-UA 数据访问 (DA) 服务器进行通信。OPC UA DA 处理实时数据，适用于时间对数据而言至关重要的工业自动化应用。提供了一个参考 OPC UA 服务器部署，用于访问 AM572x IDK 的 GPIO 功能。可以扩展参考代码，以便提供 AM572x IDK 板可以访问的任何数据的 OPC UA 接口，包括通过 (...)
设计指南: PDF
原理图: PDF
封装 引脚 CAD 符号、封装和 3D 模型
DSBGA (YZP) 5 Ultra Librarian
SOT-23 (DBV) 5 Ultra Librarian
SOT-5X3 (DRL) 5 Ultra Librarian
SOT-SC70 (DCK) 5 Ultra Librarian
USON (DRY) 6 Ultra Librarian
X2SON (DPW) 5 Ultra Librarian
X2SON (DSF) 6 Ultra Librarian
应遵守 TI 评估类商品的标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

支持和培训

视频