SN74LVC2G53

Name: SN74LVC2G53
Brand: TI
SKU: SN74LVC2G53
Price: 0.065 USD

正在供货

5V、2:1 (SPDT)、单通道、通用模拟开关（采用 NanoFree™ 封装）

立即订购

数据表

SN74LVC2G53

正在供货

数据表

立即订购

米6体育平台手机版_好二三四详情

Configuration

2:1 SPDT

Number of channels

Power supply voltage - single (V)

1.8, 2.5, 3.3, 5

Protocols

Analog

Ron (typ) (Ω)

6.5

CON (typ) (pF)

19.5

ON-state leakage current (max) (µA)

Supply current (typ) (µA)

Bandwidth (MHz)

300

Operating temperature range (°C)

-40 to 85

Input/output continuous current (max) (mA)

Rating

Catalog

Drain supply voltage (max) (V)

5.5

Supply voltage (max) (V)

5.5

Configuration

2:1 SPDT

Number of channels

Power supply voltage - single (V)

1.8, 2.5, 3.3, 5

Protocols

Analog

Ron (typ) (Ω)

6.5

CON (typ) (pF)

19.5

ON-state leakage current (max) (µA)

Supply current (typ) (µA)

Bandwidth (MHz)

300

Operating temperature range (°C)

-40 to 85

Input/output continuous current (max) (mA)

Rating

Catalog

Drain supply voltage (max) (V)

5.5

Supply voltage (max) (V)

5.5

DSBGA (YZP)

2.8125 mm² 2.25 x 1.25

SSOP (DCT)

11.8 mm² 2.95 x 4

VSSOP (DCU)

6.2 mm² 2 x 3.1

采用米6体育平台手机版_好二三四 (TI) 的
NanoFree™封装
1.65V 至 5.5V V_CC运行
高开关输出电压比
高度线性
高速，典型值为 0.5ns（在 V_CC= 3V、
C_L= 50pF 时）
低导通电阻，典型值为 6.5Ω
（在 V_CC = 4.5V 时）
锁断性能超过 100mA，符合
JESD 78 II 类规范的要求

采用米6体育平台手机版_好二三四 (TI) 的
NanoFree™封装
1.65V 至 5.5V V_CC运行
高开关输出电压比
高度线性
高速，典型值为 0.5ns（在 V_CC= 3V、
C_L= 50pF 时）
低导通电阻，典型值为 6.5Ω
（在 V_CC = 4.5V 时）
锁断性能超过 100mA，符合
JESD 78 II 类规范的要求

该单通道 2:1 模拟多路复用器/多路解复用器适用于 1.65V 至 5.5V V_CC运行环境。

SN74LVC2G53 器件可处理模拟信号和数字信号。该器件允许在任意方向传输振幅高达 5.5V（峰值）的信号。

NanoFree 封装技术是 IC 封装概念的一项重大突破，它将硅晶片用作封装。

应用包括信号门控、斩波、调制或解调（调制解调器）以及适用于模数和数模转换系统的信号多路复用。

该单通道 2:1 模拟多路复用器/多路解复用器适用于 1.65V 至 5.5V V_CC运行环境。

SN74LVC2G53 器件可处理模拟信号和数字信号。该器件允许在任意方向传输振幅高达 5.5V（峰值）的信号。

NanoFree 封装技术是 IC 封装概念的一项重大突破，它将硅晶片用作封装。

应用包括信号门控、斩波、调制或解调（调制解调器）以及适用于模数和数模转换系统的信号多路复用。

filter

查找其他模拟开关和多路复用器

下载观看带字幕的视频视频

技术文档

star

=有关此米6体育平台手机版_好二三四的 TI 精选热门文档

未找到结果。请清除搜索并重试。

查看全部 32

	类型	标题		下载最新的英语版本		日期
*	数据表	SN74LVC2G53 单极双投 (SPDT) 模拟开关 2:1 模拟多路复用器/多路解复用器数据表 (Rev. Q)	PDF \| HTML	英语版 (Rev.Q)	PDF \| HTML	2019年 1月 24日
	应用手册	选择正确的米6体育平台手机版_好二三四 (TI) 信号开关 (Rev. E)	PDF \| HTML	英语版 (Rev.E)	PDF \| HTML	2022年 8月 5日
	应用手册	多路复用器和信号开关词汇表 (Rev. B)		英语版 (Rev.B)	PDF \| HTML	2022年 3月 11日
	应用手册	Implications of Slow or Floating CMOS Inputs (Rev. E)				2021年 7月 26日
	选择指南	Little Logic Guide 2018 (Rev. G)				2018年 7月 6日
	选择指南	Logic Guide (Rev. AB)				2017年 6月 12日
	应用手册	How to Select Little Logic (Rev. A)				2016年 7月 26日
	应用手册	Understanding and Interpreting Standard-Logic Data Sheets (Rev. C)				2015年 12月 2日
	选择指南	逻辑器件指南 2014 (Rev. AA)		最新英语版本 (Rev.AB)		2014年 11月 17日
	选择指南	小尺寸逻辑器件指南 (Rev. E)		最新英语版本 (Rev.G)		2012年 7月 16日
	用户指南	LOGIC Pocket Data Book (Rev. B)				2007年 1月 16日
	应用手册	CMOS 非缓冲反向器在振荡器电路中的使用		英语版		2006年 3月 23日
	应用手册	选择正确的电平转换解决方案 (Rev. A)		英语版 (Rev.A)		2006年 3月 23日
	米6体育平台手机版_好二三四概述	Design Summary for WCSP Little Logic (Rev. B)				2004年 11月 4日
	应用手册	Semiconductor Packing Material Electrostatic Discharge (ESD) Protection				2004年 7月 8日
	用户指南	Signal Switch Data Book (Rev. A)				2003年 11月 14日
	更多文献资料	SN74LVC1G3157 and SNS74LVC2G53 SPDT Analog Switches				2003年 6月 12日
	用户指南	LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B)				2002年 12月 18日
	应用手册	Texas Instruments Little Logic Application Report				2002年 11月 1日
	应用手册	TI IBIS File Creation, Validation, and Distribution Processes				2002年 8月 29日
	更多文献资料	Standard Linear & Logic for PCs, Servers & Motherboards				2002年 6月 13日
	应用手册	16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B)				2002年 5月 22日
	应用手册	Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices				2002年 5月 10日
	更多文献资料	STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS				2002年 3月 27日
	应用手册	Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices				1997年 12月 1日
	应用手册	Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A)				1997年 8月 1日
	应用手册	CMOS Power Consumption and CPD Calculation (Rev. B)				1997年 6月 1日
	应用手册	LVC Characterization Information				1996年 12月 1日
	应用手册	Input and Output Characteristics of Digital Integrated Circuits				1996年 10月 1日
	应用手册	Live Insertion				1996年 10月 1日
	设计指南	Low-Voltage Logic (LVC) Designer's Guide				1996年 9月 1日
	应用手册	Understanding Advanced Bus-Interface Products Design Guide				1996年 5月 1日

设计和开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

评估板

DIP-ADAPTER-EVM — DIP 适配器评估模块

借助 DIP-Adapter-EVM 加快运算放大器的原型设计和测试，该 EVM 有助于快速轻松地连接小型表面贴装 IC 并且价格低廉。您可以使用随附的 Samtec 端子板连接任何受支持的运算放大器，或者将这些端子板直接连接至现有电路。

DIP-Adapter-EVM 套件支持六种常用的业界通用封装，包括：

D 和 U (SOIC-8)
PW (TSSOP-8)
DGK（MSOP-8、VSSOP-8）
DBV（SOT23-6、SOT23-5 和 SOT23-3）
DCK（SC70-6 和 SC70-5）
DRL (SOT563-6)

用户指南: PDF

TI.com 上无现货

评估板

TL16C750EEVM — TL16C750E 128 字节 FIFO 分数波特率 UART 评估模块

借助此 EVM，用户能够评估 TL16C750E 器件及其特性。该 EVM 包括一个板载 3.3V LDO，还能对在更高电压轨上运行的处理器进行电平转换。

用户指南: PDF

TI.com 上无现货

接口适配器

LEADED-ADAPTER1 — 用于快速测试 TI 5、8、10、16 和 24 引脚引线式封装的表面贴装转 DIP 接头适配器

EVM-LEADED1 板可对 TI 的常见引线式封装进行快速测试和电路板试验。该评估板具有足够的空间，可将 TI 的 D、DBQ、DCT、DCU、DDF、DGS、DGV 和 PW 表面贴装封装转换为 100mil DIP 接头。

用户指南: PDF

TI.com 上无现货

接口适配器

LEADLESS-ADAPTER1 — 用于测试 TI 6、8、10、12、14、16 和 20 引脚无引线封装的表面贴装转 DIP 接头适配器

EVM-LEADLESS1 板可对 TI 的常见引线式封装进行快速测试和电路板试验。该评估板具有足够的空间，可将 TI 的 DRC、DTP、DQE、RBW、RGY、RSE、RSV、RSW、RTE、RTJ、RUK、RUC、RUG、RUM、RUT 和 YZP 表面贴装封装转换为 100mil DIP 接头。

用户指南: PDF

TI.com 上无现货

仿真模型

SN74LVC2G53 IBIS Model

SCEM481.ZIP (99 KB) - IBIS Model

下载

参考设计

TIDA-01022 — 适用于 DSO、雷达和 5G 无线测试系统的灵活 3.2GSPS 多通道 AFE 参考设计

此高速多通道数据采集参考设计可实现最佳的系统性能。系统设计人员需要考虑关键的设计参数，如高速多通道时钟生成功能的时钟抖动和偏斜（这会影响整个系统的 SNR、SFDR、通道间偏斜和确定性延迟）。此参考设计演示了一种多通道 AFE 和时钟解决方案，采用具有 JESD204B 的高速数据转换器、高速放大器、高性能时钟和低噪声电源解决方案，可实现最佳的系统性能

设计指南: PDF

原理图: PDF

参考设计

TIDA-01023 — 适用于雷达和 5G 无线测试仪的高通道数 JESD204B 时钟生成参考设计

高速多通道应用需要低噪声、可扩展且可进行精确通道间偏差调节的时钟解决方案，以实现最佳系统 SNR、SFDR 和 ENOB。此参考设计使用一个主时钟器件和多个从时钟器件，支持高通道数 JESD204B 同步时钟。此设计可提供多通道 JESD204B 时钟，采用 TI LMK04828 时钟抖动清除器和带有集成式 VCO 的 LMX2594 宽带 PLL，能够实现低于 10ps 的时钟间偏差。此设计经过 TI ADC12DJ3200 EVM 在 3GSPS 环境中检测，具有改善的 SNR 性能，通道间偏差低于 (...)

设计指南: PDF

原理图: PDF

参考设计

TIDA-01024 — 适用于雷达和 5G 无线测试仪的高通道数 JESD204B 菊链时钟参考设计

高速多通道应用需要低噪声、可扩展且可进行精确通道间偏斜调节的时钟解决方案，以实现最佳系统 SNR、SFDR 和 ENOB。此参考设计支持在菊链配置中增加 JESD204B 同步时钟。此设计可提供多通道 JESD204B 时钟，采用 TI LMK04828 时钟抖动清除器和带有集成式 VCO 的 LMX2594 宽带 PLL，能够实现低于 10ps 的时钟间偏斜。此设计经过 TI ADC12DJ3200 EVM 在 3GSPS 环境中检测，具有改善的 SNR 性能，通道间偏斜低于 (...)

设计指南: PDF

原理图: PDF

参考设计

TIDA-01027 — 可最大限度提升 12.8GSPS 数据采集系统性能的低噪声电源参考设计

此参考设计显示了适用于能超过 12.8GSPS 的极高速 DAQ 系统的高效率、低噪声 5 轨电源设计。该电源的直流/直流转换器进行了频率同步和相移，从而使输入电流纹波最小并控制频率成分。此外，它还使用高性能 HotRod™ 封装技术将任何潜在的辐射电磁干扰 (EMI) 降到了最低。

设计指南: PDF

原理图: PDF

参考设计

TIDA-01028 — 适用于高速示波器和宽带数字转换器的 12.8-GSPS 模拟前端参考设计

此参考设计提供了一个用于实现 12.8GSPS 采样率的交错射频采样模数转换器 (ADC) 的实用示例。这可通过对两个射频采样 ADC 进行时序交错来实现。交错需要在 ADC 之间进行相移，此参考设计通过 ADC12DJ3200 的无噪声孔径延迟调节（tAD 调节）功能来实现相移。此功能还可用于最大限度地减少交错 ADC 常见的失配问题：最大程度地提升 SNR、ENOB 和 SFDR 性能。此参考设计还采用了支持 JESD204B 的低相位噪声时钟树，该时钟树通过 LMX2594 宽带 PLL、LMK04828 合成器以及抖动清除器来实现。

设计指南: PDF

原理图: PDF

参考设计

TIDA-010128 — 适用于 12 位数字转换器的可扩展 20.8GSPS 参考设计

此参考设计介绍采用时序交错配置射频采样模数转换器 (ADC) 的 20.8GSPS 采样系统。时序交错法是一种经实践检验可提高采样率的传统方法，然而，匹配个别 ADC 失调电压、增益和采样时间不匹配是实现性能的关键。随着采样时钟频率的增加，交错复杂性也随之增加。ADC 之间的相位匹配是实现更出色的 SFDR 和 ENOB 的关键规格之一。本参考设计通过采用简化 20.8GSPS 交错实施的 19fs 精确相位控制措施，在 ADC12DJ5200RF 上应用了无噪声孔径延迟调节功能。本参考设计基于符合 12 位系统性能要求的 LMK04828 和 LMX2594，采用了板载低噪声 (...)

设计指南: PDF

原理图: PDF

参考设计

TIDA-010122 — 同步多通道射频系统数据转换器 DDC 和 NCO 特性的参考设计

由于 5G 的兴起，大规模多输入多输出 (mMIMO)、相控阵雷达和通信有效载荷等应用需要进行相应的调整，由此带来了同步设计挑战，该参考设计可解决这些挑战。典型射频前端包括模拟域中的天线、低噪声放大器 (LNA)、混频器、本机振荡器 (LO)，以及数字域中的模数转换器、数字控制振荡器 (NCO) 和数字下变频器 (DDC)。要实现总体系统同步，这些数字块需要与系统时钟进行同步。该参考设计使用 ADC12DJ3200 数据转换器，通过将片上 NCO 与 SYNC~ 进行同步获得确定性延迟，以此在多个接收器上实现小于 5ps 的通道间偏移，并使用无噪声孔径延迟调节（tAD (...)

设计指南: PDF

原理图: PDF

参考设计

TIDA-010131 — 适用于雷达和无线 5G 测试仪的多通道射频收发器时钟参考设计

相控阵雷达、无线通信测试仪和电子战等高速终端设备的模拟前端需要同步的多收发器信号链。每个收发器信号链都包括高速模数转换器 (ADC)、数模转换器 (DAC) 和时钟子系统。时钟子系统提供低噪声采样时钟，具备精细的延迟调节功能，可实现最低的通道间偏差和最佳的系统性能，如信噪比 (SNR)、无杂散动态范围 (SFDR)、IMD3 和有效位数 (ENOB) 等。此参考设计通过 AFE7444 EVM 展示了多通道 JESD204B 时钟生成和系统性能。通过高达 2.6GHz 射频的 6GSPS/3GSPS DAC/ADC 时钟实现的优于 10ps 的通道间偏差以及 SNR 和 SFDR (...)

设计指南: PDF

原理图: PDF