TMS570LS20206-EP

TMS570LS 是一款高性能微控制器系列米6体育平台手机版_好二三四。 此架构包括锁步中的双 CPU，CPU 和内存内置自检 (BIST) 逻辑，闪存和数据 RAM 上的 ECC，外设内存上的奇偶校验，和外设 IO 上的回路功能。

TMS570LS 系列集成了 ARM® Cortex™-R4F 浮点 CPU，该 CPU 提供了高效的 1.6 DMIPS/MHz，并且具有可运行至高达 160MHz 的配置，从而提供大于 250 DMIPS 的指令执行速度。 TMS570LS 系列还提供具有单一位错误校正和双位错误检测的闪存 (2MB) 和数据 SRAM (160KB) 选项。

TMS570LS 特有用于基于实时控制应用的外设，其中包括高达 32 nHET 的定时器通道和两个支持高达 24 个输入的 12 位模数转换器。 有多个通信接口，其中包括一个 2 通道 FlexRay，3 个 CAN 控制器，每个控制器支持 64 个邮箱，和 2 个 LIN/UART 控制器。

借助于多个可选的通信和控制外设，TMS570LS 系列是一个针对高性能实时控制应用的理想解决方案。

包括在 TMS570LS 系列并在本文档中进行说明的器件有：

• TMS570LS20206
• TMS570LS20216

TMS570LS 系列微控制器包含下列组件：

• 锁步中的双 TMS570 16/32 位 RISC (ARM Cortex™-R4F)
• 支持 ECC 的高达 2M 字节 的程序闪存
• 支持 ECC 的高达 160K 字节的静态 RAM (SRAM)
• 实时中断 (RTI) 操作系统定时器
• 矢量中断模块 (VIM)
• 循环冗余校验器 (CRC)支持并行特征值分析 (PSA)
• 直接内存访问 (DMA) 控制器
• 带前置分频器的基于调频锁相环 (FMzPLL) 的时钟模块
• 三个多缓冲串行外设接口 (MibSPI)
• 两个具有本地互连网络接口 (LIN) 的 UART (SCI)
• 三个 CAN 控制器 (DCAN)
• 带有专用传输单元 (HTU) 的高端定时器 (NHET)
• 提供带有专用 PLL 和传输单元 (FTU) 的 FlexRay 控制器
• 外部时钟前置分频 (ECP) 模块
• 两个 16 通道 12 位多缓冲 ADC (MibADC) - 其中 8 个通道由两个 ADC 共用
• 支持故障检测的地址总线奇偶校验
• 带有外部错误引脚的错误信令模块 (ESM)
• 支持超范围复位置位的电压监控器 (VMON)
• 嵌入式跟踪模块 (ETMR4)
• 数据修正模块 (DMM)
• RAM 跟踪端口 (RTP)
• 参数覆盖模块 (POM)
• 对于 GWT 封装，有 16 个专用通用 I/O (GIO) 引脚；对于 PGE 封装，有 8 个专用 GIO 引脚
• 对于 GWT 封装，总共 115 个外设 I/O；对于 PGE 封装，总共 68 个外设 I/O
• 16 位外部存储器接口 (EMIF)

此器件运用大端序 (big-endian) 格式，在该格式中，一个字的最高有效字节被存储于编号最小的字节中，而最低有效字节则存储在编号最大的字节中。

器件内存包括通用 SRAM，此 SRAM 支持字节模式、半字模式及字模式的单周期读/写访问。 这个器件上的闪存存储器是一个由 64 位宽数据总线接口实现的非易失性、电可擦除并且可编程的存储器。 为了实现所有读取、编程和擦除操作，此闪存运行在一个 3.3V 电源输入上（与 I/O 电源一样的电平）。 当处于管线模式中时，闪存可在高达 160MHz 的系统时钟频率下运行。

此器件有 9 个通信接口：3 个 MibSPI，2 个 LIN/SCI，3 个 DCAN 和 1 个 FlexRay™ 控制器（可选。） SPI 为相似的移位寄存器类型器件之间的高速通信提供了一种便捷的串行交互方法。 LIN 支持本地互联标准 2.0 并可被用作一个使用标准不归零码 (NRZ) 格式的全双工模式 UART。 DCAN 支持 CAN 2.0B 协议标准并使用一个串行、多主机通信协议，此协议有效支持对速率高达 1 兆位每秒 (Mbps) 的稳健通信的分布式实时控制， DCAN 是要求可靠串行通信或者多路复用布线并在嘈杂和恶劣环境中运行的应用的理想选择。 FlexRay 使用一个双通道串行、固定时基多主机通信协议，在此协议下，每通道的通信速率为 10 兆位每秒 (Mbps)。 一个 FlexRay 传输单元 (FTU) 可实现 FlexRay 数据到主 CPU 内存的匿名传输和读取。 数据传输受到一个专用、内置内存保护单元 (MPU) 的保护。

NHET 是一款先进的智能定时器，此定时器可为实时应用提供精密的定时功能。 该定时器为软件控制型，采用一个精简指令集，并具有一个专用的定时器微级机和一个连接的 I/O 端口。 NHET 可被用于脉宽调制输出、捕捉或者比较输入，或者通用 I/O。它特别适合于那些需要多种传感器信息和驱动传动器并具有复杂和准确的时间脉冲的应用。 一个高端定时器传输单元 (HET-TU) 提供了将 NHET 数据存入主内存或者从主内存读出 NHET 数据的特性。 为了防止错误传输，在 HET-TU 内部有一个内存保护单元 (MPU)。

此器件具有 2 个 12 位分辨率 MibADC，每个 MibADC 具有总共 24 个通道和受 64 字奇偶校验保护的缓冲器 RAM。 MibADC 通道可被独立转换或者可针对顺序转换序列由软件成组。 2 个 ADC 共用 8 个通道。 有 3 个独立分组，其中的 2 个分组由一个外部事件触发。 每个序列可在被触发时执行一次转换，或者被配置成连续转换模式。

调频锁相环 (FMzPLL) 时钟模块包含一个锁相环、一个时钟监视器电路、一个时钟启用电路，和一个前置分频器。 FMzPLL 的功能是将外部频率基准倍频至一个供内部使用的较高频率。 FMzPLL 为全局时钟模块 (GCM) 提供 6 个可能时钟源输入中的一个。 GCM 模块向所有其它的外设模块提供系统时钟 (HCLK)，实时中断时钟 (RTICLK1)，CPU 时钟 (GCLK)，NHET 时钟 (VCLK2)，DCAN 时钟 (AVCLK1)，以及外设接口时钟 (VCLK)。

此器件还有一个外部时钟前置分频器 (ECP) 模块，当被启用时，此模块在 ECLK 引脚上输出一个连续外部时钟。 ECLK 频率是一个外设接口时钟 (VCLK) 频率的用户可编程比例。

直接内存访问控制器 (DMA) 有 32 个 DMA 请求，16 个通道/控制数据包和对其内存的奇偶校验保护。 无需 CPU 配合，DMA 即可提供内存到内存传输功能。 为了防止内存发生错误传输，DMA 内置了一个内存保护单元 (MPU)。

错误信令模块 (ESM) 监控所有器件错误并在检测到一个故障时确定是触发一个中断还是触发一个外部错误引脚。

外部内存接口 (EMIF) 提供到异步内存或者其它从器件的内存扩展。

提供几个接口来提高应用代码的调试能力。 除了内置了 ARM Cortex™-R4F CoreSight™ 调试接口，一个外部跟踪宏单元 (ETM) 提供程序执行的指令和数据跟踪。 为了实现仪器测量的目的，执行了一个 RAM 跟踪端口模块 (RTP) 来支持 CPU 或者任何其它主机执行的 RAM 访问的高速输出。 一个直接内存模块 (DMM) 提供向器件内存写入外部数据的功能。 RTP 和 DMM 对于应用代码的程序执行时间没有影响或者只有很小的影响。 一个参数覆盖模块 (POM) 可将闪存访问重新路由至 EMIF，从而避免了闪存内参数更新所需的重编程步骤。