ホーム パワー・マネージメント ゲート・ドライバ 絶縁型ゲート・ドライバ
ホーム
パワー・マネージメント
ゲート・ドライバ
絶縁型ゲート・ドライバ

ISO5852S-EP

アクティブ

分割出力対応、アクティブ保護機能搭載、5.7kVrms、2.5A/5A、強化型 1 チャネル絶縁型ゲート・ドライバ

ご注文はこちら
データシート

ISO5852S-EP

アクティブ
データシート ご注文はこちら

製品詳細

Number of channels 1 Isolation rating Reinforced Withstand isolation voltage (VISO) (Vrms) 5700 Working isolation voltage (VIOWM) (Vrms) 2121 Transient isolation voltage (VIOTM) (VPK) 8000 Power switch IGBT, MOSFET, SiCFET Peak output current (A) 5 Features Active miller clamp, Fault reporting, Power good, Short circuit protection, Soft turn-off, Split output Output VCC/VDD (max) (V) 30 Output VCC/VDD (min) (V) 15 Input supply voltage (min) (V) 2.25 Input supply voltage (max) (V) 5.5 Propagation delay time (µs) 0.076 Input threshold CMOS Operating temperature range (°C) -55 to 125 Rating HiRel Enhanced Product Bootstrap supply voltage (max) (V) 2121 Rise time (ns) 18 Fall time (ns) 20 Undervoltage lockout (typ) (V) 12
Number of channels 1 Isolation rating Reinforced Withstand isolation voltage (VISO) (Vrms) 5700 Working isolation voltage (VIOWM) (Vrms) 2121 Transient isolation voltage (VIOTM) (VPK) 8000 Power switch IGBT, MOSFET, SiCFET Peak output current (A) 5 Features Active miller clamp, Fault reporting, Power good, Short circuit protection, Soft turn-off, Split output Output VCC/VDD (max) (V) 30 Output VCC/VDD (min) (V) 15 Input supply voltage (min) (V) 2.25 Input supply voltage (max) (V) 5.5 Propagation delay time (µs) 0.076 Input threshold CMOS Operating temperature range (°C) -55 to 125 Rating HiRel Enhanced Product Bootstrap supply voltage (max) (V) 2121 Rise time (ns) 18 Fall time (ns) 20 Undervoltage lockout (typ) (V) 12
SOIC (DW) 16 106.09 mm² 10.3 x 10.3
  • VCM = 1500Vでの最小同相過渡耐性(CMTI): 100kV/µs
  • 分割出力により2.5Aのピーク・ソースおよび
    5Aのピーク・シンク電流を供給
  • 短い伝搬遅延: 76ns (標準値)、
    110ns (最大値)
  • 2Aのアクティブ・ミラー・クランプ
  • 出力短絡クランプ
  • 短絡時のソフト電源オフ(STO)機能
  • 不飽和化検出時のフォルト・アラームはFLTにより通知され、RSTによりリセット
  • 入出力低電圧誤動作防止(UVLO): レディ(RDY)ピンによる標示付き
  • 低電源またはフローティング入力時の、アクティブ出力プルダウンおよびデフォルトLOW出力
  • 入力電源電圧: 2.25V～5.5V
  • 出力ドライバ供給電圧: 15V～30V
  • CMOS互換の入力
  • 20ns未満の入力パルスと過渡ノイズを除去
  • 動作時周囲温度: -55℃～+125℃
  • サージ耐性: 12800VPK (IEC 61000-4-5準拠)
  • 安全関連の認定:
    • 8000VPK VIOTMおよび2121VPK VIORMの、DIN V VDE V 0884-10 (VDE V 0884-10):2006-12準拠の強化絶縁
    • UL1577準拠で5700VRMSにおいて1分間の絶縁
    • CSA Component Acceptance Notice 5A、IEC 60950-1、IEC60601-1、およびIEC 61010-1最終機器標準
    • GB4943.1-2011準拠のCQC認定
    • UL、VDE、CQC、TUV準拠の認定は完了、CSAは計画中
  • VCM = 1500Vでの最小同相過渡耐性(CMTI): 100kV/µs
  • 分割出力により2.5Aのピーク・ソースおよび
    5Aのピーク・シンク電流を供給
  • 短い伝搬遅延: 76ns (標準値)、
    110ns (最大値)
  • 2Aのアクティブ・ミラー・クランプ
  • 出力短絡クランプ
  • 短絡時のソフト電源オフ(STO)機能
  • 不飽和化検出時のフォルト・アラームはFLTにより通知され、RSTによりリセット
  • 入出力低電圧誤動作防止(UVLO): レディ(RDY)ピンによる標示付き
  • 低電源またはフローティング入力時の、アクティブ出力プルダウンおよびデフォルトLOW出力
  • 入力電源電圧: 2.25V～5.5V
  • 出力ドライバ供給電圧: 15V～30V
  • CMOS互換の入力
  • 20ns未満の入力パルスと過渡ノイズを除去
  • 動作時周囲温度: -55℃～+125℃
  • サージ耐性: 12800VPK (IEC 61000-4-5準拠)
  • 安全関連の認定:
    • 8000VPK VIOTMおよび2121VPK VIORMの、DIN V VDE V 0884-10 (VDE V 0884-10):2006-12準拠の強化絶縁
    • UL1577準拠で5700VRMSにおいて1分間の絶縁
    • CSA Component Acceptance Notice 5A、IEC 60950-1、IEC60601-1、およびIEC 61010-1最終機器標準
    • GB4943.1-2011準拠のCQC認定
    • UL、VDE、CQC、TUV準拠の認定は完了、CSAは計画中

ISO5852S-EPデバイスは、IGBTおよびMOSFET用の5.7kVRMS強化絶縁ゲート・ドライバで、分割出力のOUTHとOUTLがあり、2.5Aのソース電流と5Aのシンク電流を供給できます。入力側は、単一の2.25V～5.5V電源で動作します。出力側は、最低15V、最高30Vの電源を供給できます。2つの相補CMOS入力により、ゲート・ドライバの出力状態が制御されます。伝搬時間が76nsと短いため、出力ステージを正確に制御できます。

内部不飽和化(DESAT)フォルト検出により、IGBTが過電流状況にあることが認識されます。DESATが検出されると、ミュート・ロジックによりアイソレータの出力がただちにブロックされ、ソフト電源オフ手順が開始されて、OUTHピンがディセーブルされ、OUTLピンが2µsの間LOWになります。OUTLピンが、負の方向に最も大きい供給電圧であるVEE2との比較で2Vに達すると、ゲート・ドライバ出力がVEE2の電位に強制的に設定され、IGBTはただちにオフになります。

不飽和化がアクティブのとき、絶縁バリアを通してフォルト信号が送信され、入力側のFLT出力がLOWになって、アイソレータ入力がブロックされます。ソフト電源オフ期間の間は、ミュート・ロジックがアクティブになります。FLT出力状態はラッチされ、RDYピンがHIGHに移行した後でのみ、RST入力のLOWアクティブ・パルスを使用してリセット可能です。

バイポーラ電源による通常動作時にIGBTがオフになると、出力はVEE2にハード・クランプされます。出力電源がユニポーラの場合、アクティブなミラー・クランプを使用でき、低インピーダンスのパスを通してミラー電流をシンクできるため、高電圧の過渡状況でIGBTが動的にオンになることを防止できます。

ゲート・ドライバの動作準備は、入力側と出力側の電源を監視する2つの低電圧誤動作防止回路により制御されます。いずれかの側の電源が不十分な場合はRDY出力がLOWになり、そうでない場合はこの出力がHIGHになります。

ISO5852S-EPデバイスは、16ピンのSOICパッケージで供給されます。デバイスの動作は、-55℃～+125℃の周囲温度範囲について規定されています。

ISO5852S-EPデバイスは、IGBTおよびMOSFET用の5.7kVRMS強化絶縁ゲート・ドライバで、分割出力のOUTHとOUTLがあり、2.5Aのソース電流と5Aのシンク電流を供給できます。入力側は、単一の2.25V～5.5V電源で動作します。出力側は、最低15V、最高30Vの電源を供給できます。2つの相補CMOS入力により、ゲート・ドライバの出力状態が制御されます。伝搬時間が76nsと短いため、出力ステージを正確に制御できます。

内部不飽和化(DESAT)フォルト検出により、IGBTが過電流状況にあることが認識されます。DESATが検出されると、ミュート・ロジックによりアイソレータの出力がただちにブロックされ、ソフト電源オフ手順が開始されて、OUTHピンがディセーブルされ、OUTLピンが2µsの間LOWになります。OUTLピンが、負の方向に最も大きい供給電圧であるVEE2との比較で2Vに達すると、ゲート・ドライバ出力がVEE2の電位に強制的に設定され、IGBTはただちにオフになります。

不飽和化がアクティブのとき、絶縁バリアを通してフォルト信号が送信され、入力側のFLT出力がLOWになって、アイソレータ入力がブロックされます。ソフト電源オフ期間の間は、ミュート・ロジックがアクティブになります。FLT出力状態はラッチされ、RDYピンがHIGHに移行した後でのみ、RST入力のLOWアクティブ・パルスを使用してリセット可能です。

バイポーラ電源による通常動作時にIGBTがオフになると、出力はVEE2にハード・クランプされます。出力電源がユニポーラの場合、アクティブなミラー・クランプを使用でき、低インピーダンスのパスを通してミラー電流をシンクできるため、高電圧の過渡状況でIGBTが動的にオンになることを防止できます。

ゲート・ドライバの動作準備は、入力側と出力側の電源を監視する2つの低電圧誤動作防止回路により制御されます。いずれかの側の電源が不十分な場合はRDY出力がLOWになり、そうでない場合はこの出力がHIGHになります。

ISO5852S-EPデバイスは、16ピンのSOICパッケージで供給されます。デバイスの動作は、-55℃～+125℃の周囲温度範囲について規定されています。
filter その他の 絶縁型ゲート・ドライバ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
6 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート ISO5852S-EP 分割出力とアクティブ保護機能を搭載した 高CMTI、2.5Aおよび5A強化絶縁IGBT、MOSFETゲート・ドライバ データシート PDF | HTML 英語版 PDF | HTML 2017年 3月 3日
* 放射線と信頼性レポート ISO5852SMDWREP Reliability Report 2017年 4月 20日
ユーザー・ガイド UCC217xx and ISO5x5x Half-Bridge EVM User's Guide for Wolfspeed 1200-V SiC 2023年 9月 1日
アプリケーション・ノート ゲート駆動電流を増加させる 2 通りの方法の比較分析 (Rev. A) PDF | HTML 2022年 2月 17日
アプリケーション概要 External Gate Resistor Selection Guide (Rev. A) 2020年 2月 28日
アプリケーション概要 Understanding Peak IOH and IOL Currents (Rev. A) 2020年 2月 28日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

ISO5852SEVM — ISO5852SEVM - ISO5852S 評価モジュール

This evaluation module, featuring ISO5852S reinforced isolated gate driver device, allows designers to evaluate device AC and DC performance with a pre-populated 1-nF load or with a user-installed IGBT in either of the standard TO-247 or TO-220 packages.

ユーザー ガイド: PDF
TI.com で取り扱いなし
シミュレーション・モデル

ISO5852S IBIS Model

SLLM283.ZIP (33 KB) - IBIS Model
ダウンロード
シミュレーション・モデル

ISO5852S PSpice Transient Model (Rev. A)

SLLM300A.ZIP (232 KB) - PSpice Model
ダウンロード
シミュレーション・モデル

ISO5852S Unencrypted PSPICE Transient Model

SLLM446.ZIP (4 KB) - PSpice Model
ダウンロード
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)

リクエスト
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
SOIC (DW) 16 Ultra Librarian
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ