TIDA-01555
複数の ADC を使用する同時コヒーレント DAQ 向けのフレキシブルなインターフェイス（PRU-ICSS）のリファレンス・デザイン
TIDA-01555
概要
This reference design showcases an interface implementation for connecting multiple high voltage bipolar input, 8-channel, mux-input SAR ADCs (6) with the Sitara Arm processors for expanding the number of input channels using Programmable Real-time Unit (PRU-ICSS). ADCs are configured for simultaneous sampling of the same channels across all ADCs. The design highlights the capability of PRU-ICSS to handle 1536ksps (each sample = 16 bits) data rate by sampling 640 samples per line cycle. For 50Hz cycle, this corresponds to 32ksps per channel across 6 ADCs simultaneously (640 samples/cycle*50Hz*6 ADCs*8 Ch = 1536ksps). Also, the second PRU is used to post process the data to achieve coherent sampling.
特長
- Flexible interface using PRU-ICSS (Sitara Processor) for communicating with multiple SAR ADCs
- AC voltage and current measurement accuracy:
- AC Voltage: <±0.2% for 2.5V to 120V
- AC Current: <±0.2% for 2.5A to 70A
- Simultaneous sampling across six ADCs (16-bit, 500ksps/ADC)
- PRU-ICSS Interface:
- Programmable real-time unitiIndustrial communication subsystem (PRU-ICSS) offers flexible data capture for channel expansion
- Firmware-based approach allows for reuse across different Sitara processors
- Coherent sampling is achieved by computing line cycle in software and by adjusting CS signal
組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。
設計ファイルと製品
設計ファイル
すぐに使用できるシステム・ファイルをダウンロードすると、設計プロセスを迅速化できます。
設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト
製品
設計や代替製品候補に TI 製品を含めます。
TPS7A65-Q1 — 車載向け、300mA、バッテリ直結対応 (40V)、低静止電流 (IQ)、低ドロップアウト電圧レギュレータ
データシート: PDF | HTML技術資料
| 種類 | タイトル | 英語版のダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| 設計ガイド | 複数のADCを使用する同時コヒーレントDAQ用の柔軟なインターフェイス(PRU-ICSS)のリファレンス・デザイン (Rev. A 翻訳版) | 英語版 (Rev.A) | 2019年 4月 9日 | |||
| 技術記事 | Improving sensor DAQ performance using the PRU-ICSS for grid protection and contro | PDF | HTML | 2018年 10月 9日 | |||
| 技術記事 | Interfacing multiple ADCs to a single processor for grid protection and control | PDF | HTML | 2018年 9月 13日 | |||
| アプリケーション・ノート | HSR/PRP Solutions on Sitara Processors for Grid Substation Communication | 2018年 4月 17日 | ||||
| 技術記事 | Analog interfacing for grid infrastructure with Sitara processors | PDF | HTML | 2018年 2月 15日 | |||
| 設計ガイド | 複数のADCを使用する同時コヒーレントDAQ用の柔軟なインター フェイス(PRU-ICSS)のリファレンス・デザイン | 最新英語版 (Rev.A) | 2018年 1月 2日 |