TSW1265EVM
広帯域、2回路 レシーバ・リファレンス・デザイン / 評価プラットフォーム
TSW1265EVM
概要
The TSW1265EVM is a wideband dual receiver reference design and evaluation platform. The signal chain allows conversion from RF to bits using a dual-channel downconverter mixer, the LMH6521 dual-channel DVGA, and the ADS4249 14-bit 250-MSPS ADC. The TSW1265EVM also includes the LMK04800 dual-PLL clock jitter cleaner and generator to provide an onboard low-noise clocking solution. A software GUI is provided to allow for configuration of the ADS4249 and LMK04800. The gain of the LMH6521 DVGA can be controlled through the GUI or alternatively through the high speed connector with an FPGA. The EVM is designed to mate with the TSW1400EVM pattern capture and generation board to capture data from the ADS4249. Signal analysis can then be performed with the High Speed Data Converter Pro software tool.
特長
高速 ADC(≧10 MSPS)
購入と開発の開始
TSW1265EVM — 広帯域、2回路 レシーバ・リファレンス・デザイン / 評価プラットフォーム
SLWC105 — TSW1265 GUI Software Installer
SLWC105 — TSW1265 GUI Software Installer
ハードウェア開発
評価ボード
リリース情報
設計ファイル
技術資料
種類 | タイトル | 英語版のダウンロード | 日付 | |||
---|---|---|---|---|---|---|
証明書 | TSW1265EVM EU Declaration of Conformity (DoC) | 2019年 1月 2日 | ||||
ユーザー・ガイド | TSW1265 User's Guide | 2012年 3月 14日 |