ZHCSVQ6 April 2024 DLPC7530
PRODUCTION DATA
参数 | 晶体 A | 晶体 B | 单位 |
---|---|---|---|
晶体电路配置 | 并联谐振 | 并联谐振 | |
晶体类型 | 基波(一次谐波) | 基波(一次谐波) | |
晶体标称频率 | 40 | 38 | MHz |
晶体频率容差(1) | ±100(最大 200p-p) | ±100(最大 200p-p) | PPM |
晶振等效串联电阻 (ESR) | 60(最大值) | 60(最大值) | Ω |
晶体负载电容 | 20(最大值) | 20(最大值) | pF |
晶体并联负载电容 | 7(最大值) | 7(最大值) | pF |
温度范围 | –40°C 至 +85°C | –40°C 至 +85°C | °C |
驱动电平 | 100(标称值) | 100(标称值) | µW |
RFB 反馈电阻(标称值) | 1MΩ(标称值) | 1MΩ(标称值) | Ω |
CL1 外部晶体负载电容器 | 请参阅(2) 中的公式。 | 请参阅(2) 中的公式。 | pF |
CL2 外部晶体负载电容器 | 请参阅(3) 中的公式。 | 请参阅(3) 中的公式。 | pF |
PCB 布局 | 建议在晶体周围设置接地隔离环。 | 建议在晶体周围设置接地隔离环。 |
参数 | 最小值 | 标称值 | 最大值 | 单位 | |
---|---|---|---|---|---|
Cstray_pll_refclkA_i | REFCLKA_I 处的封装和 PCB 杂散电容之和 | 4.5 | pF | ||
Cstray_pll_refclkA_o | REFCLKA_O 处的封装和 PCB 杂散电容之和 | 4.5 | pF | ||
Cstray_pll_refclkB_i | REFCLKB_I 上的封装和 PCB 杂散电容之和 | 4.5 | pF | ||
Cstray_pll_refclkB_o | REFCLKB_O 处的封装和 PCB 杂散电容之和 | 4.5 | pF |
DLPC7530 中的晶体电路具有专用电源(VAD33_OSCA 和 VAD33_OSCB)引脚,每个引脚的推荐滤波如图 9-11 所示,建议值如表 9-1 所示。
制造商 | 器件型号 | 标称频率 | 频率容差、 频率稳定性、 老化/年 | ESR | 负载电容 | 工作温度 | 驱动电平 |
---|---|---|---|---|---|---|---|
TXC | 7M38070001 (1) | 38MHz | 频率容差: ±20ppm |
最大 30Ω | 12pF | -40°C 至 +85°C | 100µW |
频率稳定性: ±20ppm |
|||||||
老化/年:±3ppm | |||||||
TXC | 7M40070041 (2) | 40MHz | 频率容差 ±20ppm |
最大 30Ω | 12pF | -40°C 至 +85°C | 100µW |
频率稳定性: ±20ppm |
|||||||
老化/年:±3ppm |