ZHCSRD9A January 2023 – March 2024 DRV8144-Q1
PRODUCTION DATA
DRV814x-Q1 系列器件通过引脚 DRVOFF 和 IN 提供简单的双引脚输出控制。
输入端可接受 100% 或 PWM 驱动模式的静态或脉宽调制 (PWM) 电压信号。可以在应用 VM 之前为器件输入引脚供电。默认情况下,nSLEEP 和 DRVOFF 引脚分别具有内部下拉和上拉电阻器,以确保没有输入时输出为高阻态。IN 引脚还具有内部下拉电阻器。
在开关半桥上的高侧和低侧 FET 之间转换时,该器件会自动生成所需的最佳死区时间。该时序基于内部 FET 栅源电压反馈。无需外部时序。该方案确保了具有最短的死区时间,同时保证没有击穿电流。下表展示了桥接控制的逻辑表。有关负载说明,请参阅负载概要一节。
nSLEEP | DRVOFF | IN | OUT | IPROPI | 器件状态 |
---|---|---|---|---|---|
0 | X | X | 高阻态 | 无电流 | 休眠 |
1 | 1 | 0 | 高阻态 | 无电流 | 待机 |
1 | 1 | 1 | 请参考关断状态诊断表 | 无电流 | 待机 |
1 | 0 | 0 | L | 无电流 | 运行中 |
1 | 0 | 1 | H(3) | ISNS(1) | 运行中 |