ZHCSWC4A May 2024 – July 2024 DRV8161 , DRV8162
ADVANCE INFORMATION
在 DRV816x 中,如果器件配置为 2 引脚 PWM 模式,高侧和低侧输入独立运行,但有一个例外,即当同一半桥的高侧和低侧同时开启时,以便防止发生跨导。当高侧和低侧输入同时为逻辑高电平时,该器件会关闭高侧和低侧输出,以防止击穿。
DRV816x 还提供死区时间插入功能,以防止每个半桥的两个外部 MOSFET 同时导通。通过在 DT/MODE 和地之间连接电阻器,可以启用死区时间并在 20ns 至 400ns 之间调节死区时间。请参考节 7.3.2.6。