ZHCSML6B February 2020 – August 2021 DRV8220
PRODUCTION DATA
PWM 接口(IN1/IN2)根据表 8-3 和表 8-4 中的逻辑表控制 OUTx 引脚。在 DSG 封装中,将 MODE 引脚设置为逻辑低电平后,即选择 PWM 模式。滑行/高阻抗状态兼作自动睡眠模式。在滑行/高阻抗状态下保持 tSLEEP 后,器件将自动进入低功耗睡眠模式(自动睡眠模式)。PWM 模式是 DRL 封装中唯一可用的接口模式。
nSLEEP | IN1 | IN2 | OUT1 | OUT2 | 说明 |
---|---|---|---|---|---|
0 | X | X | 高阻态 | 高阻态 | 低功耗睡眠模式 |
1 | 0 | 0 | 高阻态 | 高阻态 | 滑行(H 桥高阻态)/ 低功耗自动睡眠模式 |
1 | 0 | 1 | L | H | 反向(OUT2 → OUT1) |
1 | 1 | 0 | H | L | 正向(OUT1 → OUT2) |
1 | 1 | 1 | L | L | 制动(低侧慢速衰减) |
IN1 | IN2 | OUT1 | OUT2 | 说明 |
---|---|---|---|---|
0 | 0 | 高阻态 | 高阻态 | 滑行(H 桥高阻态)/ 低功耗自动睡眠模式 |
0 | 1 | L | H | 反向(OUT2 → OUT1) |
1 | 0 | H | L | 正向(OUT1 → OUT2) |
1 | 1 | L | L | 制动(低侧慢速衰减) |