ZHCSML6B February 2020 – August 2021 DRV8220
PRODUCTION DATA
图 8-5 显示了三电平输入引脚 MODE 的输入结构。MODE 引脚将其输入状态与 nSLEEP 引脚的电压进行比较,以确定逻辑高电平、逻辑低电平或高阻态 ( (Hi-Z) 输入状态。然而,当器件处于自动睡眠模式时,这些内部电阻器不会从睡眠引脚中吸取电流。这有助于降低器件在睡眠模式下的总电流消耗。