数据表指定的结至环境热阻 RθJA 主要用于比较各种驱动器或者估算热性能。不过,实际系统性能可能比此值更好或更差,具体情况取决于 PCB 层叠、布线、过孔数量以及散热焊盘周围的铜面积。驱动器驱动特定电流的时间长度也会影响功率耗散和热性能。本节将介绍如何设计稳态和瞬态温度条件。
本节中的数据是按如下条件仿真得出的:
WSON(DSG 封装)
- 2 层 PCB,标准 FR4,1oz(35mm 覆铜厚度)或 2oz 覆铜厚度。散热过孔仅存在于散热焊盘下方(2 个过孔,1.2mm 间距,0.3mm 直径,0.025mm 铜镀层)。
- 顶层:DRV8220 WSON 封装尺寸和铜平面散热器。顶层铜面积在模拟中有所不同。
- 底层:接地层通过 DRV8220 散热焊盘下方的过孔进行热连接。底层铜面积随顶层铜面积而变化。
- 4 层 PCB,标准 FR4。外侧平面具有 1oz(35mm 覆铜厚度)或 2oz 覆铜厚度。内侧平面保持在 1oz。散热过孔仅存在于散热焊盘下方(2 个过孔,1.2mm 间距,0.3mm 直径,0.025mm 铜镀层)。
- 顶层:DRV8220 WSON 封装尺寸和铜平面散热器。顶层铜面积在模拟中有所不同。
- 中间层 1:GND 平面通过过孔热连接到 DRV8220 焊盘。接地平面的面积为 74.2mm x 74.2mm。
- 中间层 2:电源平面,无热连接。电源平面的面积为 74.2mm x 74.2mm。
- 底层:带有小型铜焊盘的信号层位于 DRV8220 下方,通过从顶部平面和内部 GND 平面拼接进行热连接。底层热焊盘的尺寸与封装相同(2 mm x 2 mm)。虽然顶部铜平面的尺寸并不固定,但底部焊盘的尺寸保持不变。
图 9-26 显示了 HTSSOP 封装的模拟电路板示例。表 9-6 显示了每次仿真时使用的不同板尺寸。
表 9-6 用于 16 引脚 PWP 封装的尺寸 A
铜面积(mm2) |
尺寸 A(mm) |
2 |
15.11 |
4 |
20.98 |
8 |
29.27 |
16 |
40.99 |
SOT(DRL 封装)
- 2 层 PCB,标准 FR4,1oz(35mm 覆铜厚度)或 2oz 覆铜厚度。散热过孔仅存在于封装尺寸下方(2 个过孔,1.2mm 间距,0.3mm 直径,0.025mm 铜镀层)。
- 顶层:DRV8220 SOT 封装尺寸和铜平面散热器。顶层铜面积在模拟中有所不同。
- 底层:接地层通过 DRV8220DRL 封装尺寸下的过孔进行热连接。底层铜面积随顶层铜面积而变化。
- 4 层 PCB,标准 FR4。外侧平面具有 1oz(35mm 覆铜厚度)或 2oz 覆铜厚度。内侧平面保持在 1oz。散热过孔仅存在于 DRV8220DRL 封装尺寸下方(2 个过孔,1.2mm 间距,0.3mm 直径,0.025mm 铜镀层)。
- 顶层:DRV8220 SOT 封装尺寸和铜平面散热器。顶层铜面积在模拟中有所不同。
- 中间层 1:GND 平面通过过孔在 DRV8220DRL 封装尺寸下进行热连接。接地平面的面积为 74.2mm x 74.2mm。
- 中间层 2:电源平面,无热连接。电源平面的面积为 74.2mm x 74.2mm。
- 底层:带有小型铜焊盘的信号层位于 DRV8220DRL 下方,通过从顶部平面和内部 GND 平面拼接进行热连接。底层热焊盘的尺寸与封装相同(1.2 mm x 1.6 mm)。虽然顶部铜平面的尺寸并不固定,但底部焊盘的尺寸保持不变。
图 9-27 显示了 HTSSOP 封装的模拟电路板示例。表 9-7 显示了每次仿真时使用的不同板尺寸。
图 9-27 SOT PCB 模型顶层
表 9-7 用于 16 引脚 PWP 封装的尺寸 A
铜面积(mm2) |
尺寸 A(mm) |
2 |
15.11 |
4 |
20.98 |
8 |
29.27 |
16 |
40.99 |