如果使用 ISOM8710，则不需要 R_L 元件。由于 ISOM8711 具有集电极开路输出引脚，因此传输逻辑高电平信号需要一个上拉电阻器 R_L，它将 OUT 连接到 V_CC。当线路未由集电极开路 OUT 引脚驱动为低电平时，该上拉电阻器将线路上拉为高电平。对于使用 ISOM8711 的系统而言，R_L 的值是一个重要的设计考虑因素，因为值过低（强上拉）会导致过多的功率耗散，而值过高（弱上拉）会导致高频时发生信号损失。下文提供了上拉电阻计算公式。

第 1 步：计算最小 R_L

R_L 值过小会使 ISOM8711 的 OUT 引脚无法驱动低电平信号。因此，最小 R_L 的公式是 V_CC、V_IL（可由所连接器件的输入缓冲器读取为低电平信号的最大电压电平）和 I_OS（在低电平信号状态下可灌入的最大输出电流）的函数，如方程式 5 所示。

大多数 CMOS 输入器件都具有与电源成函数关系的最大 V_IL 阈值（例如，为 V_CC 电平的 30%），而 TTL 输入器件可以具有固定的 V_IL 阈值（如 0.8V），而无论电源为何。

例如，V_CC = 3.3V，最大 V_IL 为 0.99V，最大 I_OS 为 13mA，最小 R_L 的计算公式如下：

第 2 步：计算最大 R_L

根据标准上升时间规格，最大上拉电阻受 OUT 信号线的负载和布线电容 C_L 的限制。如果上拉电阻值过高，则信号线在再次被拉低之前无法上升到逻辑高电平。因此，要计算最大合适 R_L 值，必须首先使用方程式 7 根据以数据速率周期百分比表示的最大允许上升时间以及要传输信号的最大数据速率计算最大允许上升时间 t_R。

可以将此上升时间设置为等于发生 10% 到 90% 转换所需的时间常数因子，并求解电阻值，如方程式 8 所示：

例如，如果上升时间可以占据 10Mbps 信号周期的 15%，则上升时间（以秒为单位）的计算公式如下：

如果上升时间为 30ns，典型负载电容为 2pF，则最大 R_L 按下式估算得出：

第 3 步：选择介于 R_{L (min)} 和 R_{L (max)} 之间的 R_L

所选的 R_L 值应介于计算得出的 R_{L [min]} 和 R_{L [max]} 值之间，以满足设计标准。较低的值将实现更快的信号传输或产生更高的负载和布线电容，而较高的值将消耗更低的功耗。