ZHCSL94A June   2024  – October 2024 LMH1229 , LMH1239

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 串行管理 (SM) 总线接口的时序要求
    7. 5.7 串行外设接口 (SPI) 接口的时序要求
    8. 5.8 典型特性
      1. 5.8.1 TX 特性
      2. 5.8.2 RX 特性
  7. 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 4 电平输入引脚和阈值
      2. 6.3.2 输入和输出信号流控制
        1. 6.3.2.1 输入多路复用器选择(仅限 LMH1239)
        2. 6.3.2.2 输出多路复用器和 SDI_OUT 选择
      3. 6.3.3 输入载波检测
      4. 6.3.4 自适应电缆均衡器(SDI_IN±、SDI_IN1±)
      5. 6.3.5 时钟和数据恢复 (CDR)
      6. 6.3.6 CDR 环路带宽控制
      7. 6.3.7 输出功能控制
      8. 6.3.8 输出驱动器控制
        1. 6.3.8.1 线路侧 75Ω 输出电缆驱动器 (SDI_OUT±)
          1. 6.3.8.1.1 输出振幅 (VOD)
          2. 6.3.8.1.2 输出预加重
          3. 6.3.8.1.3 输出压摆率
          4. 6.3.8.1.4 输出极性反转
        2. 6.3.8.2 主机侧 100Ω 输出驱动器(OUT0±、OUT1±)
      9. 6.3.9 调试和诊断特性
        1. 6.3.9.1 内部眼图张开度监视器 (EOM)
        2. 6.3.9.2 PRBS 发生器、错误校验器和错误注入器
        3. 6.3.9.3 状态指示器和中断
          1. 6.3.9.3.1 LOCK_N(锁定指示器)
          2. 6.3.9.3.2 CD_N(载波检测)
          3. 6.3.9.3.3 电缆故障检测(仅限 SDI_OUT+)
          4. 6.3.9.3.4 INT_N(中断)
        4. 6.3.9.4 附加编程功能
          1. 6.3.9.4.1 电缆 EQ 指数 (CEI)
          2. 6.3.9.4.2 数字 MUTEREF
    4. 6.4 器件功能模式
      1. 6.4.1 系统管理总线 (SMBus) 模式
        1. 6.4.1.1 SMBus 读写事务
          1. 6.4.1.1.1 SMBus 写操作格式
          2. 6.4.1.1.2 SMBus 读操作格式
      2. 6.4.2 串行外设接口 (SPI) 模式
        1. 6.4.2.1 SPI 读写事务
          1. 6.4.2.1.1 SPI 写事务格式
          2. 6.4.2.1.2 SPI 读事务格式
        2. 6.4.2.2 SPI 菊花链
  8. 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 SMPTE 要求和规范
      2. 7.1.2 优化自适应和锁定时间
      3. 7.1.3 针对诊断或级联应用进行了优化的环路带宽设置
      4. 7.1.4 LMH1229 和 LMH1297(EQ 模式)引脚对引脚兼容性
    2. 7.2 典型应用
      1. 7.2.1 具有环通功能的电缆均衡器
        1. 7.2.1.1 设计要求
        2. 7.2.1.2 详细设计过程
        3. 7.2.1.3 应用曲线
      2. 7.2.2 具有冗余 SDI 输入的电缆均衡器(仅限 LMH1239)
        1. 7.2.2.1 设计要求
        2. 7.2.2.2 详细设计过程
        3. 7.2.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
        1. 7.4.1.1 电路板堆叠和接地基准
        2. 7.4.1.2 高速 PCB 布线和耦合
          1. 7.4.1.2.1 SDI_IN± 和 SDI_OUT±:
          2. 7.4.1.2.2 OUT0± 和 OUT1±:
        3. 7.4.1.3 反焊盘
        4. 7.4.1.4 BNC 连接器布局和布线
        5. 7.4.1.5 电源和接地连接
        6. 7.4.1.6 封装建议
      2. 7.4.2 布局示例
  9. 器件和文档支持
    1. 8.1 文档支持
      1. 8.1.1 相关文档
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

引脚配置和功能

LMH1229 LMH1239 LMH1229 RTV 封装,32 引脚 QFN(顶视图)图 4-1 LMH1229 RTV 封装,32 引脚 QFN(顶视图)
LMH1229 LMH1239 LMH1239 RTV 封装,32 引脚 QFN(顶视图)图 4-2 LMH1239 RTV 封装,32 引脚 QFN(顶视图)
图例
高速信号 串行控制接口(SPI 或 SMBus)引脚 保留的引脚
控制引脚 电源 (2.5V) LDO 输出 (1.8V) GND
表 4-1 引脚功能
引脚 类型(1) 说明
名称 LMH1229 编号 LMH1239 编号
高速差分 I/O
SDI_IN+ 1 1 I,模拟 单端互补输入,在 SDI_IN+ 和 SDI_IN- 上具有片上 75Ω 终端。SDI_IN+ 或 SDI_IN- 可用作 SMPTE 视频应用中自适应电缆均衡器的 75Ω 输入端口。SDI_IN± 包括旨在满足 SMPTE 输入和输出回波损耗要求的集成回波损耗网络。
通过 4.7µF 交流耦合电容器将 SDI_IN+ 或 SDI_IN- 连接到 BNC。使用外部 4.7µF 电容器和 75Ω 电阻器(连接到 GND)对未使用的极性(分别为 SDI_IN- 或 SDI_IN+)进行交流端接。
SDI_IN- 2 2 I,模拟
SDI_IN1+ 不适用 29 I,模拟 冗余单端互补输入,在 SDI_IN1+ 和 SDI_IN1- 上具有片上 75Ω 终端。SDI_IN1+ 或 SDI_IN1- 可用作 SMPTE 视频应用中自适应电缆均衡器的辅助 75Ω 输入端口。SDI_IN1± 包括旨在满足 SMPTE 输入和输出回波损耗要求的集成回波损耗网络。
通过 4.7µF 交流耦合电容器将 SDI_IN1+ 或 SDI_IN1- 连接到 BNC。使用外部 4.7µF 电容器和 75Ω 电阻器(连接到 GND)对未使用的极性(分别为 SDI_IN- 或 SDI_IN+)进行交流端接。
SDI_IN1- 不适用 30 I,模拟
SDI_OUT+ 8 8 O,模拟 单端互补环通电缆驱动器输出,在 SDI_OUT+ 和 SDI_OUT- 上具有片上 75Ω 终端。SDI_OUT± 包括旨在满足 SMPTE 输出回波损耗要求的集成回波损耗网络。
通过 4.7µF 交流耦合电容器将 SDI_OUT+ 或 SDI_OUT- 连接到 BNC。
使用外部 4.7µF 电容器和 75Ω 电阻器(连接到 GND)对未使用的极性(分别为 SDI_IN- 或 SDI_IN+)进行交流端接。
请注意,仅在使用 SDI_OUT+ 极性时,电缆故障检测功能才可用。
SDI_OUT- 7 7 O,模拟
OUT0+ 23 23 O,模拟 带有 100Ω 内部端接的差分互补输出。需要外部 4.7µF 交流耦合电容器。输出驱动器 OUT0± 可在用户控制下禁用。
OUT0- 22 22 O,模拟
OUT1+ 19 19 O,模拟 带有 100Ω 内部端接的差分互补输出。需要外部 4.7µF 交流耦合电容器。输出驱动器 OUT1± 可在用户控制下禁用。
OUT1- 18 18 O,模拟
控制引脚
LOOP_BW_SEL 4 4 I,四电平 LOOP_BW_SEL 启用四电平 CDR 环路带宽控制。其他 CDR 环路带宽设置可通过寄存器覆盖来实现。
IN_MUX_SEL 不适用 10 I,四电平 仅限 LMH1239:IN_MUX_SEL 在 SDI_IN 或 SDI_IN1 之间进行选择。该引脚设置可通过寄存器控制进行覆盖。
有关详细信息,请参阅表 6-3
OUT_MUX_SEL 5 5 I,四电平 OUT_MUX_SEL 控制 OUT0± 和 OUT1± 使能行为。该引脚设置可使用寄存器控制进行覆盖。
有关详细信息,请参阅表 6-3
VOD_DE 9 9 I,四电平 VOD_DE 选择 OUT0± 和 OUT1± 的驱动器输出振幅和去加重级别。该引脚设置可通过寄存器控制进行覆盖。
有关详细信息,请参阅表 6-8
MODE_SEL 12 12 I,四电平 MODE_SEL 启用 SPI 或 SMBus 串行控制接口。
有关详细信息,请参阅表 6-9
SDI_OUT_SEL 14 14 I,LVCMOS SDI_OUT_SEL 在 SDI_OUT± 上启用 75Ω 输出驱动器。SDI_OUT_SEL 在内部被拉至高电平。默认情况下,SDI_OUT± 关闭。
有关详细信息,请参阅表 6-4
LF+ 15 15 I,模拟 在 LF+ 和 LF- 之间连接的可选 470nF 外部环路滤波电容器,旨在降低 CDR 环路带宽设置。如果不需要降低 CDR 环路带宽,则可以将这些引脚保持悬空(无连接);如果已连接,则通过寄存器控制使用所需的 CDR 环路带宽设置进行编程。
LF- 16 16 I,模拟
OUT_CTRL 17 17 I,四电平 OUT_CTRL 选择从 SDI 输入(SDI_IN± 或 SDI_IN1±)到 OUT0± 和 OUT1± 的信号流。该引脚选择时钟恢复数据、时钟恢复数据和时钟或者已旁路的时钟恢复器数据(提供给输出驱动器的均衡化数据)。寄存器控制可以覆盖引脚设置。
有关详细信息,请参阅表 6-6
SDI_VOD 24 24 I,四电平 SDI_VOD 为 SDI_IO± 和 SDI_OUT± 上的电缆驱动器选择四个输出振幅之一。
有关详细信息,请参阅表 6-7
LOCK_N 27 25 O,LVCMOS、OD LOCK_N 是所选输入的时钟恢复器锁定指示器。当时钟恢复器达到锁定条件时,LOCK_N 下拉为低电平。LOCK_N 为开漏输出,耐 3.3V 电压,需要将一个 2kΩ 至 5kΩ 外部上拉电阻连接逻辑电源。通过寄存器编程,LOCK_N 引脚可重新配置为指示所选 SDI 输入的 CD_N(载波检测)、CFD_N(电缆故障检测)或 INT_N(中断)。
ENABLE 32 32 I,LVCMOS ENABLE 可控制器件的运行。ENABLE 为逻辑低电平会将器件配置为断电状态。ENABLE 为逻辑高电平会将器件配置为正常运行状态。ENABLE 具有内部弱上拉电阻。
串行控制接口
CS_N_ADDR0 11 11 SPI 模式:
I,LVCMOS
SMBus 模式:
配置 (Strap),四电平
SPI 模式 (MODE_SEL = F):CS_N
CS_N 为片选引脚。当 CS_N 处于逻辑低电平时,该引脚可启用对 LMH12x9 外设的 SPI 访问。CS_N 是 LVCMOS 输入,默认情况下被拉至高电平。
SMBus 模式 (MODE_SEL = L):ADDR0
ADDR[1:0] 是 SMBus 地址配置 (strap),用于从 16 个受支持的 SMBus 地址中选择其中之一。ADDR[1:0] 是四电平配置 (strap),在上电时读入器件。有关详细信息,请参阅表 6-10
POCI_ADDR1 28 26 SPI 模式:
O,LVCMOS
SMBus 模式:
配置 (Strap),四电平
SPI 模式 (MODE_SEL = F):POCI
POCI“外设输出控制器输入”是 LMH12x9 外设的 SPI 控制串行数据输出。POCI 是以 VIN 为基准的 LVCMOS 输出。
SMBus 模式 (MODE_SEL = L):ADDR1
ADDR[1:0] 是 SMBus 地址配置 (strap),用于从 16 个受支持的 SMBus 地址中选择其中之一。ADDR[1:0] 是四电平配置 (strap),在上电时读入器件。有关详细信息,请参阅表 6-10
PICO_SDA 13 13 SPI 模式:
I,LVCMOS
SMBus 模式:
IO,LVCMOS、OD
SPI 模式 (MODE_SEL = F):PICO
PICO“外设输入控制器输出”用作 LMH12x9 外设的 SPI 控制串行数据输入。PICO 是以 VIN 为基准的 LVCMOS 输入
SMBus 模式 (MODE_SEL = L):SDA
SDA 是连接到 LMH12x9 目标器件或从该器件引出的 SMBus 双向开漏 SDA 数据线路。SDA 为开漏 IO,耐 3.3V 电压。SDA 需要一个外部 2kΩ 至 5kΩ 的上拉电阻来连接 SMBus 终端电压。
SCK_SCL 29 27 SPI 模式:
I,LVCMOS
SMBus 模式:
I,LVCMOS、OD
SPI 模式 (MODE_SEL = F):SCK
SCK 是提供给 LMH12x9 外设的 SPI 串行输入时钟。SCK 是以 VIN 为基准的 LVCMOS。
SMBus 模式 (MODE_SEL = L):SCL
SCL 是启用 SMBus 时提供给 LMH12x9 目标器件的 SMBus 输入时钟。该引脚由 SMBus 控制器的 LVCMOS 开漏驱动器进行驱动,耐 3.3V 电压。SCL 需要一个外部 2kΩ 至 5kΩ 的上拉电阻来连接 SMBus 终端电压。
保留
RSV1 10 不适用 不适用 保留的引脚。请勿连接。
RSV2 25 不适用
RSV3 26 不适用
电源
VSS 3、6、20 3、6、20 I,地 参考接地。
VIN 30、21 28、21 I,电源 将 VIN 连接到同一个外部 2.5V ± 5% 电源。TI 建议将去耦电容器尽可能靠近两个 VIN 引脚放置。
VDD_LDO 31 31 O,电源 VDD_LDO 为内部 1.8V LDO 稳压器的输出。VDD_LDO 输出需要将一个外部 1µF 和 0.1µF 旁路电容器连接到 VSS。内部 LDO 设计用于仅为内部电路供电。
EP I,地 EP 是 QFN 封装底部的外露焊盘。外露焊盘必须通过一个 3x3 过孔阵列连接到接地平面。
I = 输入,O = 输出,IO = 输入或输出,OD = 开漏,LVCMOS = 2 态逻辑,四电平 = 4 态逻辑