PLL1 和 PLL2 都支持数字锁定检测。数字锁定检测功能会比较 PLL 的参考路径 (R) 与反馈路径 (N) 之间的相位。当两个信号之间的时间误差（即相位误差）小于指定窗口大小 (ε) 时，锁定检测计数将递增。当锁定检测计数达到用户指定的值 PLL1_DLD_CNT 或 PLL2_DLD_CNT 时，锁定检测将置位为 true。一旦数字锁定检测为 true，指定窗口外的单相比较将导致数字锁定检测被置位为 false。如图 8-8 所示。

图 8-8 数字锁定检测流程图

这种增量锁定检测计数特性可用作数字滤波器，以确保在初始锁相期间当 R 和 N 的相位在规定容差范围内的时间很短时，锁定检测在一小段时间内不置位。

请参阅数字锁定检测频率精度数字锁定检测频率精度，详细了解如何对寄存器进行编程以通过锁定检测功能实现指定的频率精度（以 ppm 为单位）。

可以在 Status_LD1 或 Status_LD2 引脚上监测数字锁定检测信号。该引脚可以编程为输出 PLL1 和/或 PLL2 的锁定检测状态。