在典型应用中，请考虑以下设计要求或参数来实现整体时钟解决方案：
- 器件初始配置。该器件应配置为主机编程（MCU 或 FPGA）或工厂预编程。
- 器件接口，根据需要将 GPIO1 设置为 I2C 或 SPI 通信接口
- XO 频率、信号类型以及频率精度和稳定性。如果需要满足以下任何条件，请考虑为 XO 输入使用高稳定性 TCXO 或 OCXO：
- 频率稳定性符合标准（例如 SyncE、SONET/SDH、IEEE 1588）
- 偏移 ≤ 100Hz 时具有尽可能低的近端相位噪声
- 窄 DPLL 带宽 ≤ 10Hz
- 对于每个 DPLL/APLL 域，确定以下各项：
- 输入时钟：频率、缓冲模式、优先级和输入选择模式
- APLL 基准：另一个具有级联模式的 VCO，或用于非级联模式的 XO
- 输出时钟：频率、缓冲模式
- DPLL 环路带宽和最大 TDC 频率
- 是否需要 DCO 模式或 ZDM
- 输入时钟和 PLL 监控选项
- 状态输出和中断标志
- 电源轨